JPS5986920A - パルス発生装置 - Google Patents
パルス発生装置Info
- Publication number
- JPS5986920A JPS5986920A JP19701582A JP19701582A JPS5986920A JP S5986920 A JPS5986920 A JP S5986920A JP 19701582 A JP19701582 A JP 19701582A JP 19701582 A JP19701582 A JP 19701582A JP S5986920 A JPS5986920 A JP S5986920A
- Authority
- JP
- Japan
- Prior art keywords
- inverter
- signal
- output
- inverters
- invertor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/04—Shaping pulses by increasing duration; by decreasing duration
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Pulse Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
近年の半導体集積回路の発展には、めざましいものがあ
り、その分野の中でも低消費電力、低ノイズ等々の理由
からインテグレーテッド・インジェクション・ロジック
（ＩＩＬ）構成による集積回路が使用されるようになっ
てきた。本発明はＩＩＬ構成よりなる集積回路のパルス
発生装置に第１図は従来のＴＴＬもしくはＣＭＯＳ構成
によるパルス発生装置の回路図である。１はパルス発生
装置の入力部、２はインバータ、３はＮＡＮＤゲートで
あり−ｓａ 、５ｂｉｉ、ＮＡＮＤゲート３の入力部で
ある。入力部１はインバータ２の入力部とＮＡＮＤゲー
ト３の入力部３ａに接続されている。インバータ２の出
力は抵抗４を経てＮＡＮＤゲート３の入力部３ｂに接続
されている。またＮＡＮＤゲート３の入力部３ｂはコン
デンサ５を経て接地されている。６ばＮＡＮＤゲート３
の出力部で−すなわち本パルス発生装置の出力部である
○ 以上のように構成されたノくルス発生装ｑｔの動作につ
いて第２図のタイミングチャートとともに説明する。令
弟１図の入力部１に第２図に示す信号（イ）が加わると
一第２図ＮＡＮＤゲート３の入力部３ａには信号（イ）
が加わり、同様にＮ Ａ Ｎ Ｔｌゲート入力部３ｂに
は抵抗４及びコンデンサ５／？？時定数による充放電に
よシ第２図の信号７０）が加わる。第２図の０つはスレ
ッンヨールドレベルで、信号（ロ）が破線（・つ以上の
ときはＨレベル、破線（ハ）以下のときはＬレベルとな
る。信号（イ）、仲）の入力により第１図のＮＡＮＤゲ
ート３の出力は第２図の信号（に）に示されるものとな
り、ここで出力部６にパルス幅（ホ）なるパルスが発生
する。このパルス幅（ホ）は第１図の抵抗４．コンデン
サ５の値により決定されることはいう１でもない。
り、その分野の中でも低消費電力、低ノイズ等々の理由
からインテグレーテッド・インジェクション・ロジック
（ＩＩＬ）構成による集積回路が使用されるようになっ
てきた。本発明はＩＩＬ構成よりなる集積回路のパルス
発生装置に第１図は従来のＴＴＬもしくはＣＭＯＳ構成
によるパルス発生装置の回路図である。１はパルス発生
装置の入力部、２はインバータ、３はＮＡＮＤゲートで
あり−ｓａ 、５ｂｉｉ、ＮＡＮＤゲート３の入力部で
ある。入力部１はインバータ２の入力部とＮＡＮＤゲー
ト３の入力部３ａに接続されている。インバータ２の出
力は抵抗４を経てＮＡＮＤゲート３の入力部３ｂに接続
されている。またＮＡＮＤゲート３の入力部３ｂはコン
デンサ５を経て接地されている。６ばＮＡＮＤゲート３
の出力部で−すなわち本パルス発生装置の出力部である
○ 以上のように構成されたノくルス発生装ｑｔの動作につ
いて第２図のタイミングチャートとともに説明する。令
弟１図の入力部１に第２図に示す信号（イ）が加わると
一第２図ＮＡＮＤゲート３の入力部３ａには信号（イ）
が加わり、同様にＮ Ａ Ｎ Ｔｌゲート入力部３ｂに
は抵抗４及びコンデンサ５／？？時定数による充放電に
よシ第２図の信号７０）が加わる。第２図の０つはスレ
ッンヨールドレベルで、信号（ロ）が破線（・つ以上の
ときはＨレベル、破線（ハ）以下のときはＬレベルとな
る。信号（イ）、仲）の入力により第１図のＮＡＮＤゲ
ート３の出力は第２図の信号（に）に示されるものとな
り、ここで出力部６にパルス幅（ホ）なるパルスが発生
する。このパルス幅（ホ）は第１図の抵抗４．コンデン
サ５の値により決定されることはいう１でもない。
従来のパルス発生装置ではたとえ数μｓという小さいパ
ルス幅のパルスを発生させる場合でも、コンデンサの容
量としては数千ｐＦ もの大きさを要し、このようなコ
ンデンサはとうてい集積回路内部への形成は不可能であ
る。すなわち集積回路外部へコンデンサを外付は部品と
して実装せざるを得ないため、電子機器の小型化、軽量
化に大きな障害となるものであった。・ 発明の目的 本発明は前記従来の問題点を解決するもので、集積化不
可能なコンデンサを廃止するとともに、簡単に必要な幅
のパルスを得ることのできるパルス発生装置を実現する
ことを目的とする。
ルス幅のパルスを発生させる場合でも、コンデンサの容
量としては数千ｐＦ もの大きさを要し、このようなコ
ンデンサはとうてい集積回路内部への形成は不可能であ
る。すなわち集積回路外部へコンデンサを外付は部品と
して実装せざるを得ないため、電子機器の小型化、軽量
化に大きな障害となるものであった。・ 発明の目的 本発明は前記従来の問題点を解決するもので、集積化不
可能なコンデンサを廃止するとともに、簡単に必要な幅
のパルスを得ることのできるパルス発生装置を実現する
ことを目的とする。
発明の構成
本発明は極性反転用のＮＰＮ ）ランジスタのベース、
エミッタにそれぞれＰＮＰ トランジスタのコレクタ、
ベースを接続し、このＰＮＰ ）ランジスタのコレクタ
、エミッタをそれぞれインバータ人力、インジェクショ
ン電流入力としたインバータを構成し、前記インバータ
をＮ個（Ｎは１以上）直列に接続した第１のインバータ
列と、この第１のインバータ列中のインバータ個数より
奇数個多くのインバータを直列知接続した第２のインノ
ク−タ列を設け、前記第１．第２のインノく一夕列のそ
れぞれ第１番目のインバータ入力を共通に接続し、前記
第１．第２のインバータ列のそれぞれ出力を共通に接続
し、前記第２のインバータ列のインジェクション電流丑
たは第２のイン・く−夕列中のインバータの個数により
前記共通接続した出力のノくルス幅を変化させるように
構成したノくルス発生装置である。
エミッタにそれぞれＰＮＰ トランジスタのコレクタ、
ベースを接続し、このＰＮＰ ）ランジスタのコレクタ
、エミッタをそれぞれインバータ人力、インジェクショ
ン電流入力としたインバータを構成し、前記インバータ
をＮ個（Ｎは１以上）直列に接続した第１のインバータ
列と、この第１のインバータ列中のインバータ個数より
奇数個多くのインバータを直列知接続した第２のインノ
ク−タ列を設け、前記第１．第２のインノく一夕列のそ
れぞれ第１番目のインバータ入力を共通に接続し、前記
第１．第２のインバータ列のそれぞれ出力を共通に接続
し、前記第２のインバータ列のインジェクション電流丑
たは第２のイン・く−夕列中のインバータの個数により
前記共通接続した出力のノくルス幅を変化させるように
構成したノくルス発生装置である。
実施例の説明
最初にＩ ＩＬ（インテグレーテッド・インジェクショ
ン・ロジック）構成のインバータについて、第３図の回
路図、第４図の特性図を用いて説明する。７は極性反転
用のＮＰＮ）ランジスタで、そのコレクタ（オープンコ
レクタ）ハインハータ出力部８、ベースはインバータ入
力部９である。
ン・ロジック）構成のインバータについて、第３図の回
路図、第４図の特性図を用いて説明する。７は極性反転
用のＮＰＮ）ランジスタで、そのコレクタ（オープンコ
レクタ）ハインハータ出力部８、ベースはインバータ入
力部９である。
１０ ハ前記Ｎ Ｐ Ｎ ）ランジスタフにベース電流
を注入するＰＮＰトランジスタで、このエミッタはイン
ジェクション電流供給部１１となっている０まだＰＮＰ
トランジスタ１ｏの２ベース、コレクタはＮＰＮ）ラ
ンジスタフのエミッタ、ベースにそれぞれ接続されてい
る。ＩＣでは一般的には前記ＮＰＮ ）ランジスタフは
垂直構造−ＰＮＰ ）ランジスタ１ｏはラテラル構造で
あり、極めて消費電力が少なく、基本的に極めて高速で
あるという優れた特徴を有している。
を注入するＰＮＰトランジスタで、このエミッタはイン
ジェクション電流供給部１１となっている０まだＰＮＰ
トランジスタ１ｏの２ベース、コレクタはＮＰＮ）ラ
ンジスタフのエミッタ、ベースにそれぞれ接続されてい
る。ＩＣでは一般的には前記ＮＰＮ ）ランジスタフは
垂直構造−ＰＮＰ ）ランジスタ１ｏはラテラル構造で
あり、極めて消費電力が少なく、基本的に極めて高速で
あるという優れた特徴を有している。
前記Ｉ工り構造のインバータの動作は、ＰＮＰトランジ
スタ１０のコレクタ電流がＮＰＮトランジスタ７のベー
スに流れる時つまりインバータ入力部９がＨレベルの時
インバータ出力部８はＬレベルとなり、一方ＮＰＮ ｐ
ランジスタフ０ペース電流が流れない時つ葦りインバー
タ入力部９がＬレベルの時インバータ出力部８はＨレベ
ルとなる。
スタ１０のコレクタ電流がＮＰＮトランジスタ７のベー
スに流れる時つまりインバータ入力部９がＨレベルの時
インバータ出力部８はＬレベルとなり、一方ＮＰＮ ｐ
ランジスタフ０ペース電流が流れない時つ葦りインバー
タ入力部９がＬレベルの時インバータ出力部８はＨレベ
ルとなる。
第４図はインバータの最高動作周波数とインジェクショ
ン電流との関係を示したもので、最高動作周波数はイン
ジェクション電流が大きいほど高いということがわかる
。すなわちＩＩＬ構成のインバータの動作速度はインジ
ェクション電流により決定され、インジェクション電流
の大きさにより、インバータによる信号の遅延時間も数
百ｎＳ前後から数十μＳ前後まで変化することになる。
ン電流との関係を示したもので、最高動作周波数はイン
ジェクション電流が大きいほど高いということがわかる
。すなわちＩＩＬ構成のインバータの動作速度はインジ
ェクション電流により決定され、インジェクション電流
の大きさにより、インバータによる信号の遅延時間も数
百ｎＳ前後から数十μＳ前後まで変化することになる。
以下に不発明の一実施例を第５図、第６図とともに説明
する。第５図は本発明の一実施例の構成図で、１１７ｉ
パルス発生装置入カ部であシ、１２゜１３．１４，１５
．１６はそれぞれＩＩＬ構成のインバータである。入力
部１は・インバ−１１２の入力部およびインバータ１３
の入力部に共通に接続され、インバータ１３の出力部は
インバータ１４の入力部に接続されている。以下同様に
してインバータ１４，１５，１６が直列に接続されてい
る。インバータ１２の出力部とインバータ１６の出力部
は互いに共通接続されて出力部６に接続されている。こ
こで第３図から明らかなように各インバータの出力はオ
ープンコレクタであるから、インバー１１２ 、１６の
出方部を結線することによシ各出力の論理積が出方部６
に発生する。
する。第５図は本発明の一実施例の構成図で、１１７ｉ
パルス発生装置入カ部であシ、１２゜１３．１４，１５
．１６はそれぞれＩＩＬ構成のインバータである。入力
部１は・インバ−１１２の入力部およびインバータ１３
の入力部に共通に接続され、インバータ１３の出力部は
インバータ１４の入力部に接続されている。以下同様に
してインバータ１４，１５，１６が直列に接続されてい
る。インバータ１２の出力部とインバータ１６の出力部
は互いに共通接続されて出力部６に接続されている。こ
こで第３図から明らかなように各インバータの出力はオ
ープンコレクタであるから、インバー１１２ 、１６の
出方部を結線することによシ各出力の論理積が出方部６
に発生する。
以上のように構成された本発明の一実施例の動作につい
て第６図のタイミングチャートにもとづいてその動作を
説明する。
て第６図のタイミングチャートにもとづいてその動作を
説明する。
今、入力部１に信号人が加わったとするとインて、イン
バータ１．４．１５の出力部には信号Ｃ９Ｄが現われる
。ここでインバータ１６とインバータ１２の出力が接続
されていないとするとインバータ１６の出力としてイン
バータ１３がらインバータ１６までの遅延を含んだ信号
Ｅが発生し、一方インバータ１２の出力には信号Ｂが発
生する。
バータ１．４．１５の出力部には信号Ｃ９Ｄが現われる
。ここでインバータ１６とインバータ１２の出力が接続
されていないとするとインバータ１６の出力としてイン
バータ１３がらインバータ１６までの遅延を含んだ信号
Ｅが発生し、一方インバータ１２の出力には信号Ｂが発
生する。
ところが、インバータ１２とインバータ１６の出力は接
続されているので、実際には信号Ｂと信号Ｅの積である
信号Ｇがパルス発生装置の出力部すに発生することにな
る。信号Ｇのパルス幅Ｈは主にインバータ１４，１５．
１６の遅延時間の和により決定される。また前記に示す
ように、インバータの遅延時間はインジェクション電流
によシ変化するので、パルス幅Ｈはインバータ１ａ、１
５゜１６のインジェクション電流により自由に変えるこ
とができる。また第２列中のインバータ１４゜１５、ｉ
５の数を偶数個ずつ増減させることによっても、パルス
幅Ｈを数百ｎｓから希望の値葦で自由に変化させること
が可能となる。すなわち、本実施例では、従来のような
コンデンサを用いることなく比較的幅の広いパルスまで
得ることができ、集積化した時に外付は部品がなく、小
型化。
続されているので、実際には信号Ｂと信号Ｅの積である
信号Ｇがパルス発生装置の出力部すに発生することにな
る。信号Ｇのパルス幅Ｈは主にインバータ１４，１５．
１６の遅延時間の和により決定される。また前記に示す
ように、インバータの遅延時間はインジェクション電流
によシ変化するので、パルス幅Ｈはインバータ１ａ、１
５゜１６のインジェクション電流により自由に変えるこ
とができる。また第２列中のインバータ１４゜１５、ｉ
５の数を偶数個ずつ増減させることによっても、パルス
幅Ｈを数百ｎｓから希望の値葦で自由に変化させること
が可能となる。すなわち、本実施例では、従来のような
コンデンサを用いることなく比較的幅の広いパルスまで
得ることができ、集積化した時に外付は部品がなく、小
型化。
軽量化を実現できる。
発明の効果
本発明は、ＩＩＬ構成のインバータを１９個（Ｎは１以
上）直列に接続した第１のインバータ列と、この第１の
インバータ列中のインバータの個数より奇数個多くのイ
ンバータを直列にした第２のインバータ列を設け、前記
第１．第２のインバータ列のそれぞれ第１番目のインバ
ータ入力を共通に接続し、前記第１．第２のインバータ
列のそれぞれ出力を共通に接続したものであり、この共
通出力からパルス出力が得られるから、従来の装置では
外付は部品となっていたコンデンサをなくすことができ
、装置の小型化、軽量化に大きな効果がある。さらに第
２列中のインバータの個数を上記条件下で増減すること
にょシ、パルス出力のパルス幅を変えることができる。
上）直列に接続した第１のインバータ列と、この第１の
インバータ列中のインバータの個数より奇数個多くのイ
ンバータを直列にした第２のインバータ列を設け、前記
第１．第２のインバータ列のそれぞれ第１番目のインバ
ータ入力を共通に接続し、前記第１．第２のインバータ
列のそれぞれ出力を共通に接続したものであり、この共
通出力からパルス出力が得られるから、従来の装置では
外付は部品となっていたコンデンサをなくすことができ
、装置の小型化、軽量化に大きな効果がある。さらに第
２列中のインバータの個数を上記条件下で増減すること
にょシ、パルス出力のパルス幅を変えることができる。
また第２のインバータ列ノインジェクション電流を増減
させることによっても上記パルス出力のパルス幅を可変
できるから、パルス幅を変化させてさらに他の装置を制
御する用途にも利用できるなど、産業上の効果の犬なる
パルス発生装置を提供できるものである。
させることによっても上記パルス出力のパルス幅を可変
できるから、パルス幅を変化させてさらに他の装置を制
御する用途にも利用できるなど、産業上の効果の犬なる
パルス発生装置を提供できるものである。
第１図は従来のパルス発生装置の回路図、第２図は従来
例の要部波形図、第３図はＩＩＬ構成のインバータの回
路図、第４図はＩＩＬ構成のインバータのインジェクシ
ョン電流対最大動作周波数特性線図、第５図は本発明の
一実施例の回路図、第６図は本実施例の要部波形図であ
る。 １・・・・・・入力部、７・・・・・・ＮＰＮ ）ラン
ジスタ、８・・・・・・インバータの出力部、９・・・
・・・インバータの入力部、１０・・・・・・ＰＮＰ）
ランジスメ、１１・・・・・・インジェクション電流供
給部、１２，１３，１４゜１５．１６・・・・・・イン
バータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 □Ｔ丼閘 第３図 第４図 インジェクショ）／ｉＩ！流
例の要部波形図、第３図はＩＩＬ構成のインバータの回
路図、第４図はＩＩＬ構成のインバータのインジェクシ
ョン電流対最大動作周波数特性線図、第５図は本発明の
一実施例の回路図、第６図は本実施例の要部波形図であ
る。 １・・・・・・入力部、７・・・・・・ＮＰＮ ）ラン
ジスタ、８・・・・・・インバータの出力部、９・・・
・・・インバータの入力部、１０・・・・・・ＰＮＰ）
ランジスメ、１１・・・・・・インジェクション電流供
給部、１２，１３，１４゜１５．１６・・・・・・イン
バータ。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 第２図 □Ｔ丼閘 第３図 第４図 インジェクショ）／ｉＩ！流
Claims (1)
- 極性反転用のＮＰＮ ）ランジスタのベース、エミッタ
にそれぞれＰＮＰ トランジスタのコレクタベースを接
続し、このＰＮＰ ）ランジスタのコレクタ、エミッタ
をそれぞれインバータ入力、インジェクション電流入力
としたインバータを構成し、前記インバータをＮ個（Ｎ
は１以上）直列に接続した第１のインバータ列と−この
第１のインバータ列中のインバータ個数より奇数個多く
のインバータを直列に接続した第２のインバータ列を設
け、前記第１．第２のインバータ列のそれぞれ第１番目
のインバータ入力を共通に接続し、前記第１゜第２のイ
ンバータ列のそれぞれ出力を共通に接続し、前記第２の
インバータ列のインジェクション電流または第２のイン
バータ列中のインバータの個数により前記共通接続した
出力のパルス幅を変化させるように構成したことを特徴
とするパルス発生装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19701582A JPS5986920A (ja) | 1982-11-10 | 1982-11-10 | パルス発生装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19701582A JPS5986920A (ja) | 1982-11-10 | 1982-11-10 | パルス発生装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5986920A true JPS5986920A (ja) | 1984-05-19 |
Family
ID=16367358
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19701582A Pending JPS5986920A (ja) | 1982-11-10 | 1982-11-10 | パルス発生装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5986920A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299111A (ja) * | 1986-06-18 | 1987-12-26 | Nec Corp | バツフア−装置 |
-
1982
- 1982-11-10 JP JP19701582A patent/JPS5986920A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62299111A (ja) * | 1986-06-18 | 1987-12-26 | Nec Corp | バツフア−装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100228756B1 (ko) | 점진적 턴-온 특성의 cmos 구동기 | |
| JPH07212224A (ja) | 対称的出力を有する電圧制御発振器（ｖｃｏ）と同発振器に用いる論理ゲート | |
| JPH0257734B2 (ja) | ||
| JPH0454721A (ja) | クロックドライバー回路 | |
| JP3023591B2 (ja) | 電圧制御発振回路 | |
| US4715052A (en) | Frequency divide by N circuit | |
| JPS5811134B2 (ja) | 分周回路 | |
| JPS5986920A (ja) | パルス発生装置 | |
| KR960011108B1 (ko) | 동시 상보출력펄스를 생성하는 펄스발생회로 | |
| JPH052893A (ja) | 出力バツフア回路 | |
| JP3650826B2 (ja) | 乱数発生集積回路 | |
| JPS62190923A (ja) | レベル変換回路 | |
| JPH01183147A (ja) | 基板電位発生回路 | |
| JPH07249965A (ja) | クロック発振回路及びクロック発振回路に用いるゲート回路 | |
| JPS5915208B2 (ja) | パワ−・オン・リセツト回路 | |
| US4487099A (en) | Electro-acoustic transducer drive circuit for producing damped waveform envelope musical notes | |
| JP3487942B2 (ja) | クロック発振回路とそれを用いた電圧制御発振回路 | |
| JPS60100820A (ja) | 単安定マルチバイブレ−タ | |
| JPH03102911A (ja) | クロック信号発生回路 | |
| JPS5915529B2 (ja) | 論理回路 | |
| JPH05322984A (ja) | テスト入力回路 | |
| JPH06152357A (ja) | 半導体集積回路 | |
| SU864501A1 (ru) | Ждущий мультивибратор | |
| JPH04347925A (ja) | パワーオンリセット回路 | |
| JPS62117411A (ja) | パルス幅制御回路 |