JPS5983419A - アナログ−デイジタル変換器 - Google Patents
アナログ−デイジタル変換器Info
- Publication number
- JPS5983419A JPS5983419A JP19340182A JP19340182A JPS5983419A JP S5983419 A JPS5983419 A JP S5983419A JP 19340182 A JP19340182 A JP 19340182A JP 19340182 A JP19340182 A JP 19340182A JP S5983419 A JPS5983419 A JP S5983419A
- Authority
- JP
- Japan
- Prior art keywords
- pulse
- digital
- analog
- time width
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/12—Analogue/digital converters
- H03M1/50—Analogue/digital converters with intermediate conversion to time interval
- H03M1/56—Input signal compared with linear ramp
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、アナログ−ディジタル変換器に係り、特に変
換されるデづジタル量が変化する点でのディジタル量の
はだつき防止に好適なアナログ−ディジタル変換器に関
する。
換されるデづジタル量が変化する点でのディジタル量の
はだつき防止に好適なアナログ−ディジタル変換器に関
する。
従来例を第１図に示し、第２図の要部波形図を用いて、
以下説明する。第１図、第２図において、１は電圧比較
器、２はパルス発生器、３はカウンタ、４はディジタル
量の保持器、１４はボリウムである。また、５，７，８
，９，１０，１１゜・ １ ・ １２．１３は信号電圧波形、６はスレッシ目ルド電圧で
ある。この構成において、比較器１は、鋸歯状波５と、
スレッシ目ルド電圧６とを比較し、信号８を出力する。
以下説明する。第１図、第２図において、１は電圧比較
器、２はパルス発生器、３はカウンタ、４はディジタル
量の保持器、１４はボリウムである。また、５，７，８
，９，１０，１１゜・ １ ・ １２．１３は信号電圧波形、６はスレッシ目ルド電圧で
ある。この構成において、比較器１は、鋸歯状波５と、
スレッシ目ルド電圧６とを比較し、信号８を出力する。
信号８はスレッシ目ルド電圧６よりも鋸歯状波５の方が
小さい時にハイとなるパルス信号である。この□信号８
を受けたパルス発生器２は信号８の立上り時、立下り時
に、信号１０，９を出力する。次にカウンタ３は、信号
１０でリセットされ、クロスフパルス７ ヲｉｔ 数。
小さい時にハイとなるパルス信号である。この□信号８
を受けたパルス発生器２は信号８の立上り時、立下り時
に、信号１０，９を出力する。次にカウンタ３は、信号
１０でリセットされ、クロスフパルス７ ヲｉｔ 数。
するもので、各ビット出力は、保持器４に接続される。
保持器４は、信号９０ノ・イ期間に、カウンタ３の各ビ
ット出力をとり込んで保持する。
ット出力をとり込んで保持する。
例えは、カウンタ３がアップカウンタであり、３ビツト
で構成されるとすれは、各ビット出力は、第２図１１．
１２．１３のようになる。すなわち、信号１０でリセッ
トされたカウンタの１ビツト目の出力１１は、クロック
７の立上り時に変化するような、信号１１なる出力とな
り、２ビツト目、３ビツト目の出力は、前段のビット出
力の立下り時に変化する、信号１２．１３なる出力とな
る。信号１１ 、１２．１３のハイを１、・つを０と１
表示すると、リセットパルス１ｏの久方時から、０００
．１００，０１０，１１０，００１，１０１ と変化し
、次のリセットパルスにより、この動作が周期的にくり
返される。信号９により保持されるカウンタのビット値
は１１０である。
で構成されるとすれは、各ビット出力は、第２図１１．
１２．１３のようになる。すなわち、信号１０でリセッ
トされたカウンタの１ビツト目の出力１１は、クロック
７の立上り時に変化するような、信号１１なる出力とな
り、２ビツト目、３ビツト目の出力は、前段のビット出
力の立下り時に変化する、信号１２．１３なる出力とな
る。信号１１ 、１２．１３のハイを１、・つを０と１
表示すると、リセットパルス１ｏの久方時から、０００
．１００，０１０，１１０，００１，１０１ と変化し
、次のリセットパルスにより、この動作が周期的にくり
返される。信号９により保持されるカウンタのビット値
は１１０である。
今、鋸歯状波５のバイアス電位か、スレッショルド電圧
６かのいずれか一方が、ボリウム１４により可変である
とすると、パルス８のデー−ティが変化する。従って、
計数さ４、保持される値も、変化する。この時、ボリウ
ム１４０偏位がディジタル量に変換されており、この系
はアナログ−ディジタル変換を行っている。この場合、
パルス信号９の立下りのタイミングと、クロックパルス
の立上りのタイミングとが一致した時点で、保持器４の
保持値が変化する。たとえば、本例において、パルス９
の周期が第２図よりわずかに小さくなると、保持値は１
１０から０１０に変化する。従来の回路ではこの切換ゎ
り点で、１１０と０１０間のばたつき現象を生じる欠点
があった。この原因としては、ノイズが鋸歯状波あるい
は閾値電圧にのったり、グランドライン、を源ライン等
がゆすぶられることにより、これらの相対関係に影響を
およぼすことが考えられる。上記ばたつきは、次のよう
な欠点となる。即ち、従来のアナログ−ディジタル変換
器を、＠気記録再生装置の再生モード検出器として使っ
た場合選択される両モード間で、判別結果がばたついて
、システム上大きな問題を生ずる。
６かのいずれか一方が、ボリウム１４により可変である
とすると、パルス８のデー−ティが変化する。従って、
計数さ４、保持される値も、変化する。この時、ボリウ
ム１４０偏位がディジタル量に変換されており、この系
はアナログ−ディジタル変換を行っている。この場合、
パルス信号９の立下りのタイミングと、クロックパルス
の立上りのタイミングとが一致した時点で、保持器４の
保持値が変化する。たとえば、本例において、パルス９
の周期が第２図よりわずかに小さくなると、保持値は１
１０から０１０に変化する。従来の回路ではこの切換ゎ
り点で、１１０と０１０間のばたつき現象を生じる欠点
があった。この原因としては、ノイズが鋸歯状波あるい
は閾値電圧にのったり、グランドライン、を源ライン等
がゆすぶられることにより、これらの相対関係に影響を
およぼすことが考えられる。上記ばたつきは、次のよう
な欠点となる。即ち、従来のアナログ−ディジタル変換
器を、＠気記録再生装置の再生モード検出器として使っ
た場合選択される両モード間で、判別結果がばたついて
、システム上大きな問題を生ずる。
本発明の目的は、従来生じていた、ディジタル値の変化
点でのばたつきを防止した、アナログ−ディジタル変換
器を提供することにある。
点でのばたつきを防止した、アナログ−ディジタル変換
器を提供することにある。
本発明は、ディジタル的なヒステリシス特性を持たせる
ことにより、前述した変換値のばたつきを防止したもの
である。
ことにより、前述した変換値のばたつきを防止したもの
である。
以下、本発明の一実施例を第６図のブロック図と第４図
のタイムチャートにより説明する。
のタイムチャートにより説明する。
第３図において、２０〜２５はカウンタを構成するフリ
ツプフロツプで２０〜２２ 、２３〜２５でそれぞれ３
ピントのアップカウントを構成している。これらをカウ
ンタＡ、カウンタＢとする。また２６はインバータ、２
７〜３２は３入力端子を有すアンドゲート３３〜３５は
ＲＳフリップフロップである。
ツプフロツプで２０〜２２ 、２３〜２５でそれぞれ３
ピントのアップカウントを構成している。これらをカウ
ンタＡ、カウンタＢとする。また２６はインバータ、２
７〜３２は３入力端子を有すアンドゲート３３〜３５は
ＲＳフリップフロップである。
他の素子は第１図で付加したのと同一の符号を付加した
。従来例の場合と同様に、クロック７と鋸歯状波５とは
同期しておりリセットパルス１０とパルス９は、第１，
２図で述べたのと同様の動作で発生される。まず、リセ
ットパルス１０でリセットされたカウンタＡ、Ｈにおい
て、Ａはクロックパルス７の立上りエツジで、Ｂはイン
バータ２６により、クロックパルス７の立下りエツジで
アップカウントが進められる。アップカウントであるか
ら、フリップフロップ群２０〜２５は、前段のＱ出力の
立上りエツジで動作し、これらのＱ出力Ｑ、 、Ｑ、１
．Ｑ！、Ｑ； 、心ｓ ＱｓおよびＱ出力Ｑ、 、Ｑ、
、Ｑ、 、Ｑ、 、Ｑ２．Ｑ、 の模様は、第４図
に示すとおりである。また、Ｑ、とＱ：、ｑとＱ：、ｑ
とＱ２、Ｑ、とＱ７、ｑとｃ＋、 Ｑ！とＱ、の積につ
いても、第６図中に示しである。鋸歯状波と閾値・ ５
・ 電圧の相対関係はボリウム１４で変化するが、今、鋸歯
状波５の最低値に閾値電圧６が近い場合、信号８のハイ
期間が短くなりパルス９が、パルス１０の直後にくるよ
うになる。この状態から徐々に、閾値電圧６を上昇させ
る場合、つまり図中パルス９が時点Ａ、Ｂ、Ｃと移動す
る場合について考える。時点Ａでは、Ｑ、・Ｑ、はロウ
だから、パルス９との積、即ち、アンドゲート６０の出
力はロウである。−力、ｑ・Ｑ、はハイだから。
。従来例の場合と同様に、クロック７と鋸歯状波５とは
同期しておりリセットパルス１０とパルス９は、第１，
２図で述べたのと同様の動作で発生される。まず、リセ
ットパルス１０でリセットされたカウンタＡ、Ｈにおい
て、Ａはクロックパルス７の立上りエツジで、Ｂはイン
バータ２６により、クロックパルス７の立下りエツジで
アップカウントが進められる。アップカウントであるか
ら、フリップフロップ群２０〜２５は、前段のＱ出力の
立上りエツジで動作し、これらのＱ出力Ｑ、 、Ｑ、１
．Ｑ！、Ｑ； 、心ｓ ＱｓおよびＱ出力Ｑ、 、Ｑ、
、Ｑ、 、Ｑ、 、Ｑ２．Ｑ、 の模様は、第４図
に示すとおりである。また、Ｑ、とＱ：、ｑとＱ：、ｑ
とＱ２、Ｑ、とＱ７、ｑとｃ＋、 Ｑ！とＱ、の積につ
いても、第６図中に示しである。鋸歯状波と閾値・ ５
・ 電圧の相対関係はボリウム１４で変化するが、今、鋸歯
状波５の最低値に閾値電圧６が近い場合、信号８のハイ
期間が短くなりパルス９が、パルス１０の直後にくるよ
うになる。この状態から徐々に、閾値電圧６を上昇させ
る場合、つまり図中パルス９が時点Ａ、Ｂ、Ｃと移動す
る場合について考える。時点Ａでは、Ｑ、・Ｑ、はロウ
だから、パルス９との積、即ち、アンドゲート６０の出
力はロウである。−力、ｑ・Ｑ、はハイだから。
パルス９どの積、即ち、アンドゲート２７の出力はハイ
である。結局、ＲＳフリップフロップ６３のリセットＬ
がハイ、セットＳ、がロウだから、出力ＱＡはロウであ
る。 次に、パルス９が時点Ｂに発生する場合Ｑ、・Ｑ
、、Ｑ、・Ｑ、はいずれもロウ、よってパルス９どの積
もいずれもロウであり、Ｒ１−８１もロウである。この
ため、ＲＳフリップフロップ３３のＱＡ出力はロウのま
まで変化しない。さらにパルス９が時点Ｃに発生する場
合、パルス９とＱ、・Ｑ：との積がハイＳ Ｑ＋・Ｑ；
との積がロウとなるのでＳ、ハイー鳩ロウとなって・
６ ・ ＱＡ出力はハイに変化する。同様に徐々に閾値６を上昇
させてゆくと、パルス９は時間軸後方に移行しそのとき
のＱＡ出力はＱＡＵＰのように変化する。逆にパルス９
が時点Ｃから時点Ｂ、時点Ａと変化する場合、以下のよ
うになる。即ち、時点Ｃにおいて、Ｑ、・Ｑ；とパルス
９の積はハイであり、Ｓ、ハイであるから、フリップフ
ロップ３６のＱＡはハイとなる。時点Ｂでは、ｃ＋−ｑ
：およびｃ＋−ｑ：はいずれもロウでＱＡは変化しない
。
である。結局、ＲＳフリップフロップ６３のリセットＬ
がハイ、セットＳ、がロウだから、出力ＱＡはロウであ
る。 次に、パルス９が時点Ｂに発生する場合Ｑ、・Ｑ
、、Ｑ、・Ｑ、はいずれもロウ、よってパルス９どの積
もいずれもロウであり、Ｒ１−８１もロウである。この
ため、ＲＳフリップフロップ３３のＱＡ出力はロウのま
まで変化しない。さらにパルス９が時点Ｃに発生する場
合、パルス９とＱ、・Ｑ：との積がハイＳ Ｑ＋・Ｑ；
との積がロウとなるのでＳ、ハイー鳩ロウとなって・
６ ・ ＱＡ出力はハイに変化する。同様に徐々に閾値６を上昇
させてゆくと、パルス９は時間軸後方に移行しそのとき
のＱＡ出力はＱＡＵＰのように変化する。逆にパルス９
が時点Ｃから時点Ｂ、時点Ａと変化する場合、以下のよ
うになる。即ち、時点Ｃにおいて、Ｑ、・Ｑ；とパルス
９の積はハイであり、Ｓ、ハイであるから、フリップフ
ロップ３６のＱＡはハイとなる。時点Ｂでは、ｃ＋−ｑ
：およびｃ＋−ｑ：はいずれもロウでＱＡは変化しない
。
時点ＡではＱ−αはロウであるがＱ＋ ＊ Ｑ；はハイ
であり、パルス９との積ルはハイとなる。よって、９人
はロウに変化する。このように閾値電圧６が鋸歯状波の
最大値から徐々に下降する時、パルス９は時間的に速い
位相となり、このときのＱＡ出力の模様は、ＱＡＤＮの
ような変化となる。
であり、パルス９との積ルはハイとなる。よって、９人
はロウに変化する。このように閾値電圧６が鋸歯状波の
最大値から徐々に下降する時、パルス９は時間的に速い
位相となり、このときのＱＡ出力の模様は、ＱＡＤＮの
ような変化となる。
今、時点りの位相にパルス９がありわずかにパルス９を
遅らすとＱＡはＱＡＵＰに従い変化するからハイからロ
ウに変化する。次に、わずかにパルス９を速めると、Ｑ
ＡはＱＡＤＮに従い、ロウのまま不変である。ＱＢ、Ｑ
Ｃに関してもパルス９の位相が遅れる方向、速まる方向
に対し、第５図のＱＢＵＰ ＋ ＱＢＤＮあるいはＱＣ
ＵＰ ｔ ＱＣＤＮのようにタイムチャートがかげる。
遅らすとＱＡはＱＡＵＰに従い変化するからハイからロ
ウに変化する。次に、わずかにパルス９を速めると、Ｑ
ＡはＱＡＤＮに従い、ロウのまま不変である。ＱＢ、Ｑ
Ｃに関してもパルス９の位相が遅れる方向、速まる方向
に対し、第５図のＱＢＵＰ ＋ ＱＢＤＮあるいはＱＣ
ＵＰ ｔ ＱＣＤＮのようにタイムチャートがかげる。
メルフ９０位相はボリウムの偏位を示し、これがわずか
にゆれて、カウンタ出力の切換わり目にあっても、上述
したようなヒステリシス特性をもっているため、カウン
タ出力かはたつ（ことを防止できる。
にゆれて、カウンタ出力の切換わり目にあっても、上述
したようなヒステリシス特性をもっているため、カウン
タ出力かはたつ（ことを防止できる。
ここでは述べなかったが、パワーオン時の動作を補償す
るため、閂値電圧乙の立上りを遅（する容量等を付加す
れば必ず鋸歯状波が安定してから閾値電圧６が上昇する
ので、パルス９は必ず早い位相から遅まってゆき、パワ
ーオン時の方向性が定まる。
るため、閂値電圧乙の立上りを遅（する容量等を付加す
れば必ず鋸歯状波が安定してから閾値電圧６が上昇する
ので、パルス９は必ず早い位相から遅まってゆき、パワ
ーオン時の方向性が定まる。
本発明によれば、従来のアナログーデづジタル変換器の
デづジタル量の変化する分岐点で発生していたばたつき
防止を、アナログ量の増加。
デづジタル量の変化する分岐点で発生していたばたつき
防止を、アナログ量の増加。
減少という方向の速いによるデづジタル的なヒステリシ
ス特性を持たせることで実現し、ディジタル量のなめら
かな変化をさせる効果がある。
ス特性を持たせることで実現し、ディジタル量のなめら
かな変化をさせる効果がある。
これにより、アナログ−ディジタル変換器をモード検出
器として用いた場合の判別値のばたつきを防止でき、シ
ステム全体が複数モードの間で、不安定に動作１゛るこ
とを避けることができる。
器として用いた場合の判別値のばたつきを防止でき、シ
ステム全体が複数モードの間で、不安定に動作１゛るこ
とを避けることができる。
第１図は従来例を説明するためのブロック図。
第２図はその要部波形図、第３図は本発明の一実施例を
説明するためのブロック図、第４図、第５図はその要部
波形図である。 １・・・比較器 ２・・・エツジ検出器 ２０〜２５・・・Ｔフリップフロップ ２６・・インバータ ２７〜３２・・・アンドゲート ３３〜３５・・・ＲＳフリップフロップ滓 １ 図 第 ２ 図
説明するためのブロック図、第４図、第５図はその要部
波形図である。 １・・・比較器 ２・・・エツジ検出器 ２０〜２５・・・Ｔフリップフロップ ２６・・インバータ ２７〜３２・・・アンドゲート ３３〜３５・・・ＲＳフリップフロップ滓 １ 図 第 ２ 図
Claims (1)
- １、 鋸歯状波と定電圧との比較出力により時間幅を決
定し、時間幅の間のクロックパルスを計数する方式のア
ナログ−ディジタル変換器において、アナログ量である
該時間幅の増加する方向と、減少する方向で変換される
ディジタル値とアナログ量との対応を切換えることを特
徴とするアナログ−ディジタル変換器。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19340182A JPS5983419A (ja) | 1982-11-05 | 1982-11-05 | アナログ−デイジタル変換器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP19340182A JPS5983419A (ja) | 1982-11-05 | 1982-11-05 | アナログ−デイジタル変換器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5983419A true JPS5983419A (ja) | 1984-05-14 |
Family
ID=16307329
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP19340182A Pending JPS5983419A (ja) | 1982-11-05 | 1982-11-05 | アナログ−デイジタル変換器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5983419A (ja) |
-
1982
- 1982-11-05 JP JP19340182A patent/JPS5983419A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4623846A (en) | Constant duty cycle, frequency programmable clock generator | |
| JP2909740B2 (ja) | 位相整合回路 | |
| EP0304791A1 (en) | Phase-locked loop having elongated time for charge and discharge | |
| US3986125A (en) | Phase detector having a 360 linear range for periodic and aperiodic input pulse streams | |
| JPS59112747A (ja) | ２進デ−タ受信機 | |
| US4975930A (en) | Digital phase locked loop | |
| JPH0330338B2 (ja) | ||
| US5208595A (en) | Digitally controlled adaptive slew rate delta modulator | |
| JPH07101847B2 (ja) | デジタルフェイズロックドループ装置 | |
| US4796280A (en) | Digital data separator | |
| JPH0736515B2 (ja) | 位相比較器 | |
| JPH0563525A (ja) | パルス幅可変回路 | |
| US4649438A (en) | Phase locked signal generator | |
| US4535461A (en) | Digital clock bit synchronizer | |
| JPS6013583B2 (ja) | Ｄ−ａ変換装置 | |
| JPS5983419A (ja) | アナログ−デイジタル変換器 | |
| JP3419384B2 (ja) | ジッタ検出回路 | |
| US4454499A (en) | Digital Miller decoder | |
| JP2659186B2 (ja) | デイジタル可変分周回路 | |
| US5196804A (en) | Phase detectors | |
| US4806870A (en) | Phase comparator and data separator | |
| JPH0744460B2 (ja) | Ｐｗｍ型ｄ−ａ変換回路 | |
| JPS6348456B2 (ja) | ||
| JPS61243527A (ja) | ビツトバツフア回路 | |
| JP2797415B2 (ja) | パルス幅変調装置 |