JPS5979653A - 多数決回路 - Google Patents
多数決回路Info
- Publication number
- JPS5979653A JPS5979653A JP18843382A JP18843382A JPS5979653A JP S5979653 A JPS5979653 A JP S5979653A JP 18843382 A JP18843382 A JP 18843382A JP 18843382 A JP18843382 A JP 18843382A JP S5979653 A JPS5979653 A JP S5979653A
- Authority
- JP
- Japan
- Prior art keywords
- bytes
- majority decision
- data
- majority
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/08—Arrangements for detecting or preventing errors in the information received by repeating transmission, e.g. Verdan system
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
発明の技術分野
本発明は、同一のＭ回のデータを受信してＮバイト単位
で多数決処理を行う多数決回路に関するものである。
で多数決処理を行う多数決回路に関するものである。
従来技術と問題点
ＴＤＭＡ衛星通信等に於ては、バースト的に同（１）
−のデータをＭ回送用し、受信側では、このＭ回繰り返
し送出されたデータを多数決処理により正しいとされた
データについてのみ受信処理するものであり、その為の
多数決回路はマイクロプロセッサ等により構成されるの
が一般的である。多数決回路としては、（１１Ｎバイト
単位の一致、不一致比較を最大ＭＣ２回行うことにより
多数決をとる手段、（２）Ｎバイト単位ではあるが、そ
のビット単位で多数決をとる手段が知られている。
し送出されたデータを多数決処理により正しいとされた
データについてのみ受信処理するものであり、その為の
多数決回路はマイクロプロセッサ等により構成されるの
が一般的である。多数決回路としては、（１１Ｎバイト
単位の一致、不一致比較を最大ＭＣ２回行うことにより
多数決をとる手段、（２）Ｎバイト単位ではあるが、そ
のビット単位で多数決をとる手段が知られている。
＋１１の手段は、マイクロプロセッサの処理ビット幅を
考慮することにより高速処理が可能であるが、Ｎバイト
中の１ビツトの誤りで不一致となり、り率をＰｅとする
と、（８・Ｎ−Ｐ ｅ ） ” となり、（２）の手
段による場合よりも大きいものである。しかし、（２）
の手段によると、ビット単位であることにより多数決処
理に要する時間が長くなる欠点が（２） 発明の目的 本発明は、多数決がとれない確率を小さくし且つ多数決
処理の高速化を図ることを目的とするものである。以下
実施例について詳細に説明する。
考慮することにより高速処理が可能であるが、Ｎバイト
中の１ビツトの誤りで不一致となり、り率をＰｅとする
と、（８・Ｎ−Ｐ ｅ ） ” となり、（２）の手
段による場合よりも大きいものである。しかし、（２）
の手段によると、ビット単位であることにより多数決処
理に要する時間が長くなる欠点が（２） 発明の目的 本発明は、多数決がとれない確率を小さくし且つ多数決
処理の高速化を図ることを目的とするものである。以下
実施例について詳細に説明する。
発明の実施例
第１図に示すように、Ｍ回の繰り返し伝送された同一の
データＤ１〜ＤＭを、第２図に示す本発明の実施例の要
部ブロック図のメモリ１に順次格納する。プロセッサ２
はメ・モリ１と出力メモリ３との書込み読出しを制御し
、メモリ１からＮバイト単位でデータをレジスタ２１．
２２に読込み、比較回路２３によりＮバイト単位で一致
、不一致の比較を行う。例えばデータＤＩ、Ｄ２の第１
のＮバイトをそれぞれレジスタ２１．２２にセットし、
比較回路２゛３で一致、不一致を比較し、次にデータＤ
３．Ｄ４の第１のＮバイトをそれぞれレジスタ２１．２
２にセットして比較回路２３で一致、不一致を比較する
。一致回数はカウンタ２４でカウントされ、そのカウン
ト内容は判定制御回路２５に読取られ、カウンタ２４で
カウントされ（３） た一致回数が闇値例えば（Ｍ＋１）／２以上であれば、
多数決がとれたものとして、一致したＮバイトのデータ
を出力メモリ３に格納する。例えばＭ＝３の場合、３回
一致、不一致の比較を行い、２回以上一致すれば多数決
がとれたとすることができる。
データＤ１〜ＤＭを、第２図に示す本発明の実施例の要
部ブロック図のメモリ１に順次格納する。プロセッサ２
はメ・モリ１と出力メモリ３との書込み読出しを制御し
、メモリ１からＮバイト単位でデータをレジスタ２１．
２２に読込み、比較回路２３によりＮバイト単位で一致
、不一致の比較を行う。例えばデータＤＩ、Ｄ２の第１
のＮバイトをそれぞれレジスタ２１．２２にセットし、
比較回路２゛３で一致、不一致を比較し、次にデータＤ
３．Ｄ４の第１のＮバイトをそれぞれレジスタ２１．２
２にセットして比較回路２３で一致、不一致を比較する
。一致回数はカウンタ２４でカウントされ、そのカウン
ト内容は判定制御回路２５に読取られ、カウンタ２４で
カウントされ（３） た一致回数が闇値例えば（Ｍ＋１）／２以上であれば、
多数決がとれたものとして、一致したＮバイトのデータ
を出力メモリ３に格納する。例えばＭ＝３の場合、３回
一致、不一致の比較を行い、２回以上一致すれば多数決
がとれたとすることができる。
一致回数が闇値以上でない場合は、判定制御回路２５は
Ｎバイトについてビット単位で一致、不一致の比較を行
うよ・うに比較回路２３を制御し、各ビットの一致する
数が闇値を越えるものを正しいビットとして出力メモリ
３に順次格納する。
Ｎバイトについてビット単位で一致、不一致の比較を行
うよ・うに比較回路２３を制御し、各ビットの一致する
数が闇値を越えるものを正しいビットとして出力メモリ
３に順次格納する。
次のＮバイトについても最初はＮバイト単位で一致、不
一致の比較を行い、一致回数が闇値以上でないときは、
そのＮバイトについてビット単位の一致、不一致の比較
を行うものである。
一致の比較を行い、一致回数が闇値以上でないときは、
そのＮバイトについてビット単位の一致、不一致の比較
を行うものである。
各データＤ１〜ＤＭが（ｘｘＮバイト）の構成であると
すると、Ｎバイト単位の多数決処理がＸ回行われること
により、受信したデータの多数決処理が終了したことに
なる。なおＮバイト単位の多数決処理に於て、不一致回
数が５回以上の場合（４） は、ビット単位の一致、不一致の比較を行わないように
することができる。これはビット単位の多数決処理に要
する時間が長いので、全体としての多数決処理時間が短
縮されないことを防止する為である。即ち実時間処理に
於て、許容される時間の上限として、 （ｘ）ｘ（Ｎバイトのバイト単位の多数決処理に要する
時間）＋（Ｊ、）Ｘ（ビット単位処理に要する時間） からＪが定まることになる。
すると、Ｎバイト単位の多数決処理がＸ回行われること
により、受信したデータの多数決処理が終了したことに
なる。なおＮバイト単位の多数決処理に於て、不一致回
数が５回以上の場合（４） は、ビット単位の一致、不一致の比較を行わないように
することができる。これはビット単位の多数決処理に要
する時間が長いので、全体としての多数決処理時間が短
縮されないことを防止する為である。即ち実時間処理に
於て、許容される時間の上限として、 （ｘ）ｘ（Ｎバイトのバイト単位の多数決処理に要する
時間）＋（Ｊ、）Ｘ（ビット単位処理に要する時間） からＪが定まることになる。
第３図は前述の動作のフローチャートであり、Ｎバイト
単位の多数決処理で、一致回数が閾値の（Ｍ＋１）／２
以上の場合は、一致したデータを正しいデータであると
して出力メモリ３に格納し、闇値以上の一致回数が得ら
れないときは、その不一致回数が５回以上であるか否か
判定し、５回以上でないとき、ビット単位の多数決処理
を実行し、５回以上のときは、多数決不成立として、次
のＮバイト単位の多数決処理に移行するか、又はそのＮ
バイトのデータが正しくないので、点線で（５） 示すように多数決処理を終了とするものである。
単位の多数決処理で、一致回数が閾値の（Ｍ＋１）／２
以上の場合は、一致したデータを正しいデータであると
して出力メモリ３に格納し、闇値以上の一致回数が得ら
れないときは、その不一致回数が５回以上であるか否か
判定し、５回以上でないとき、ビット単位の多数決処理
を実行し、５回以上のときは、多数決不成立として、次
のＮバイト単位の多数決処理に移行するか、又はそのＮ
バイトのデータが正しくないので、点線で（５） 示すように多数決処理を終了とするものである。
発明の詳細
な説明したように、本発明は、Ｎバイト単位で多数決処
理を行い、一致回数が闇値以上でない場合のみビット単
位で多数決処理を行うものであるから、高速処理が可能
であると共に、多数決がとれない確率が小さくなるもの
である。従って実時間処理を必要とする多数決処理に適
用することができるものとなる。なお実施例に於けるプ
ロセッサ２内の構成は、プロセッサとして有する演算機
能や比較機能により容易に実現することができるもので
ある。
理を行い、一致回数が闇値以上でない場合のみビット単
位で多数決処理を行うものであるから、高速処理が可能
であると共に、多数決がとれない確率が小さくなるもの
である。従って実時間処理を必要とする多数決処理に適
用することができるものとなる。なお実施例に於けるプ
ロセッサ２内の構成は、プロセッサとして有する演算機
能や比較機能により容易に実現することができるもので
ある。
第１図はデータの説明図、第２図は本発明の実施例の要
部ブロック図、第３図は本発明の実施例のフローチャー
トである。 ■はメモリ、２はプロセッサ、３は出力メモリ、２１．
２２はレジスタ、２３は比較回路、２４はカウンタ、２
５は判定制御回路である。 （６）
部ブロック図、第３図は本発明の実施例のフローチャー
トである。 ■はメモリ、２はプロセッサ、３は出力メモリ、２１．
２２はレジスタ、２３は比較回路、２４はカウンタ、２
５は判定制御回路である。 （６）
Claims (1)
- Ｍ回繰り返し送出されたデータを受信して蓄積するメモ
リから各回のデータのＮバイト単位で一致、不一致の比
較を行う手段と、該手段により比較した結果の一致回数
が闇値回数以上のとき、該Ｎバイトのデータを正しいデ
ータとして出力メモリに格納し、−数回数が闇値回数以
上でないとき前記Ｎバイトについてビット単位で一致、
不一致の比較を行い、一致したビット単位で前記出力メ
モリに格納する手段とを備えたことを特徴とする多数決
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18843382A JPS5979653A (ja) | 1982-10-27 | 1982-10-27 | 多数決回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP18843382A JPS5979653A (ja) | 1982-10-27 | 1982-10-27 | 多数決回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5979653A true JPS5979653A (ja) | 1984-05-08 |
Family
ID=16223583
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP18843382A Pending JPS5979653A (ja) | 1982-10-27 | 1982-10-27 | 多数決回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5979653A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228791A (ja) * | 1985-04-02 | 1986-10-11 | Matsushita Electric Ind Co Ltd | Ｃａｔｖシステムのデ−タ送受信方法 |
| JPH08251145A (ja) * | 1995-03-15 | 1996-09-27 | Nec Commun Syst Ltd | プロセッサ間の転送データチェック方式 |
| EP1179689A1 (en) | 2000-08-07 | 2002-02-13 | Honda Giken Kogyo Kabushiki Kaisha | Belt for continuously variable transmission |
| US6626782B1 (en) | 1999-07-05 | 2003-09-30 | Honda Giken Kogyo Kabushiki Kaisha | Belt for continuously variable transmission |
-
1982
- 1982-10-27 JP JP18843382A patent/JPS5979653A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61228791A (ja) * | 1985-04-02 | 1986-10-11 | Matsushita Electric Ind Co Ltd | Ｃａｔｖシステムのデ−タ送受信方法 |
| JPH08251145A (ja) * | 1995-03-15 | 1996-09-27 | Nec Commun Syst Ltd | プロセッサ間の転送データチェック方式 |
| US6626782B1 (en) | 1999-07-05 | 2003-09-30 | Honda Giken Kogyo Kabushiki Kaisha | Belt for continuously variable transmission |
| EP1179689A1 (en) | 2000-08-07 | 2002-02-13 | Honda Giken Kogyo Kabushiki Kaisha | Belt for continuously variable transmission |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100364385B1 (ko) | 윈도우비교기 | |
| JPS5979653A (ja) | 多数決回路 | |
| US6643818B1 (en) | Storing and using the history of data transmission errors to assure data integrity | |
| US6058501A (en) | Error detecting device for viterbi decoder | |
| US3662338A (en) | Modified threshold decoder for convolutional codes | |
| US4965883A (en) | Method and apparatus for transmitting and receiving characters using a balanced weight error correcting code | |
| US11139830B2 (en) | Bit inversion for data transmission | |
| JP2002077121A (ja) | データ復調装置および方法 | |
| US5463645A (en) | System for detecting non-coincidence of codes | |
| EP0632614A1 (en) | ATM cell detector | |
| US6987761B2 (en) | Inbound data stream controller with pre-recognition of frame sequence | |
| CN110690991B (zh) | 一种基于逻辑树的无阻塞网络归约计算装置、方法 | |
| WO1996007254A1 (en) | Receiver | |
| JPH04123550A (ja) | データ信号のアナログ／デジタル変換方式 | |
| JPS6158329A (ja) | 復号化装置 | |
| JP3748830B2 (ja) | データ制御回路 | |
| JP2944420B2 (ja) | 伝達単位不一致検出方法及び伝達単位不一致検出装置 | |
| JPH03210848A (ja) | 連送照合による受信データ確定方式 | |
| JPH11196079A (ja) | フレーム同期語の検査方式 | |
| JPH01140815A (ja) | パリティチェック回路 | |
| JPH04219700A (ja) | 半導体記憶装置 | |
| JPH06132938A (ja) | フレーム変換エラー補正回路 | |
| JPS6155818B2 (ja) | ||
| JPH09312676A (ja) | データ検出回路 | |
| JPH02210579A (ja) | ディジタル情報の一致照合方法 |