JPS5972750A - 半導体収納容器および半導体装置の製造方法 - Google Patents
半導体収納容器および半導体装置の製造方法Info
- Publication number
- JPS5972750A JPS5972750A JP57183982A JP18398282A JPS5972750A JP S5972750 A JPS5972750 A JP S5972750A JP 57183982 A JP57183982 A JP 57183982A JP 18398282 A JP18398282 A JP 18398282A JP S5972750 A JPS5972750 A JP S5972750A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- semiconductor element
- heating body
- heating element
- resistance heating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/345—Arrangements for heating
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は半導体素子の収納容器および半導体装置の製造
方法に関するものである。
方法に関するものである。
従来例の構成とその問題点
半導体装置は近年、ますます高密度・高集積化してきて
おり、その機能も複雑化している。
おり、その機能も複雑化している。
また、高密度化・微細化が進んでいる一方、チップの大
面積化が進み、１０ ｔ＋＋＋ｎ角程度のＬＳＩが出現
している。かように、大面積化が進展すると収納容器へ
の半導体素子取付工程が一つの問題となって来る。即ち
、半導体素子と収納容器の熱膨張係数の差が問題となり
、チップ割れ等を引きおこす。
面積化が進み、１０ ｔ＋＋＋ｎ角程度のＬＳＩが出現
している。かように、大面積化が進展すると収納容器へ
の半導体素子取付工程が一つの問題となって来る。即ち
、半導体素子と収納容器の熱膨張係数の差が問題となり
、チップ割れ等を引きおこす。
以丁に従来の半導体素子収納容器と、その収納容器への
半導体素子の固定法について第１図、第２図とともに説
明する。第１図人は従来の一例としてセラミックパッケ
ージの外観図で、１はセラミックパッケージ、２けリー
ド、３け半導体装置３１ ″ を収納するところで通常ダイアタッチ部と呼ばれている
。第１図ＢはＡのＸ−Ｙ断面図である。第２図は第１図
に示す従来のセラミックパッケージに半導体素子を接着
固定する工程を示し、１，２゜３け第１図と同じもので
、１１はヒートコラム、１２けヒータ、１３け半導体素
子、１４け素子吸着コレット、１５は真空吸引孔である
。
半導体素子の固定法について第１図、第２図とともに説
明する。第１図人は従来の一例としてセラミックパッケ
ージの外観図で、１はセラミックパッケージ、２けリー
ド、３け半導体装置３１ ″ を収納するところで通常ダイアタッチ部と呼ばれている
。第１図ＢはＡのＸ−Ｙ断面図である。第２図は第１図
に示す従来のセラミックパッケージに半導体素子を接着
固定する工程を示し、１，２゜３け第１図と同じもので
、１１はヒートコラム、１２けヒータ、１３け半導体素
子、１４け素子吸着コレット、１５は真空吸引孔である
。
従来の例では収納容器自体には発熱源を持たないため、
第２図の如く大きいヒートコラムを用いて全体を加熱し
なければならない。
第２図の如く大きいヒートコラムを用いて全体を加熱し
なければならない。
さらには、半導体素子を徐冷するに際して第２図１１．
１２で示されるヒートコラムを長（しなければならず、
電力使用量、ヒートコラム構造からして問題があった。
１２で示されるヒートコラムを長（しなければならず、
電力使用量、ヒートコラム構造からして問題があった。
発明の目的
本発明はこのような従来の問題に鑑み、半導体素子の収
納容器への組込み時、即ち、グイボンディング時、ワイ
ヤボンディング時、半導体素子の加熱昇温及び徐冷を容
易に実現し得る半導体収納容器および半導体装置の製造
方法を提供することを目的さする。
納容器への組込み時、即ち、グイボンディング時、ワイ
ヤボンディング時、半導体素子の加熱昇温及び徐冷を容
易に実現し得る半導体収納容器および半導体装置の製造
方法を提供することを目的さする。
発明の構成
本発明は半導体素子の収納容器、特には半導体素子載置
領域直丁を含んで抵抗発熱体を形成し、この抵抗発熱体
に通電することにより半導体素子と載置領域を加熱昇温
せしめ、組立工程を容易ならしめるものである。
領域直丁を含んで抵抗発熱体を形成し、この抵抗発熱体
に通電することにより半導体素子と載置領域を加熱昇温
せしめ、組立工程を容易ならしめるものである。
実施例の説明
第３図は本発明の一実施例におけるセラミック・パッケ
ージの断面構造を示したものであるが、従来例と共通の
構成要素の番号は第１図と同じにしている。また、第３
図に断面構造を示した収納容器の外観は第１図と同じで
ある。４け半導体素子を載置すべき領域３の直Ｆに形成
された抵抗発熱体である。現在使用されているセラミッ
ク・パッケージは多層構造になっており、第３図の６で
示す点線部は重ね合わせの部分を示している。この抵抗
発熱体４けセラミック・パッケージの製造工程に耐える
ものであれば何でも良い。さらに抵抗発熱体の端子を外
部リード２のどれかに接続し５１− ソ ておくこ々により、さらに使用が容易となる。
ージの断面構造を示したものであるが、従来例と共通の
構成要素の番号は第１図と同じにしている。また、第３
図に断面構造を示した収納容器の外観は第１図と同じで
ある。４け半導体素子を載置すべき領域３の直Ｆに形成
された抵抗発熱体である。現在使用されているセラミッ
ク・パッケージは多層構造になっており、第３図の６で
示す点線部は重ね合わせの部分を示している。この抵抗
発熱体４けセラミック・パッケージの製造工程に耐える
ものであれば何でも良い。さらに抵抗発熱体の端子を外
部リード２のどれかに接続し５１− ソ ておくこ々により、さらに使用が容易となる。
第４図は本発明の第２の実施例におけるプラスチックパ
ッケージの断面構造を示した。説明を容易にするため、
はぼ最終形状に近い状態を示した。
ッケージの断面構造を示した。説明を容易にするため、
はぼ最終形状に近い状態を示した。
４１け樹脂、４２け外部リード、４３け金属細線、４４
け半導体素子載置領域、４６け半導体素子、４６け抵抗
発熱体但し４２．４３で金属リードフレームを形づくっ
ているため、４６は絶縁体で保護しておく必要がある。
け半導体素子載置領域、４６け半導体素子、４６け抵抗
発熱体但し４２．４３で金属リードフレームを形づくっ
ているため、４６は絶縁体で保護しておく必要がある。
本発明によればまず最初に４２．４４で構成されるリー
ドフレームに抵抗発熱体（例えばニクロム線をセラミッ
ク板でサンドイッチ構造にしだもの）を接着し、その後
は通常の組立工程を通すのであるが、必要に応じて抵抗
発熱体に通電し加熱すれば良い。
ドフレームに抵抗発熱体（例えばニクロム線をセラミッ
ク板でサンドイッチ構造にしだもの）を接着し、その後
は通常の組立工程を通すのであるが、必要に応じて抵抗
発熱体に通電し加熱すれば良い。
以上、セラミックパッケージ、プラスチックパッケージ
について説明したが、本発明はその他のパッケージに対
しても応用できる。
について説明したが、本発明はその他のパッケージに対
しても応用できる。
以り述べた収納容器を用いた組立工程は、丁記の如くに
なる。まず、半導体素子をグイボンディングするに際し
ては、抵抗発熱体に通電し所定の６ｔ′−ｍ：′ 温度にまで加熱する。その際、小さいパッケージでは抵
抗発熱体のみで昇温できるが外部熱源との併用も考えら
れる。半導体素子のグイボンディングは従来法と全く同
じで良い。次にワイヤボンディングの工程であるが必要
ならば、前記ダイボンディング工程と全く同様に昇温す
れば良い。さらに、特性測定・検査において、高温特性
、温度依存性を測定する必要がでてくるが、外部リード
を介して抵抗発熱体に電力供給が可能であるたｙ）、装
置が単純である上、制御性がよくなる。
なる。まず、半導体素子をグイボンディングするに際し
ては、抵抗発熱体に通電し所定の６ｔ′−ｍ：′ 温度にまで加熱する。その際、小さいパッケージでは抵
抗発熱体のみで昇温できるが外部熱源との併用も考えら
れる。半導体素子のグイボンディングは従来法と全く同
じで良い。次にワイヤボンディングの工程であるが必要
ならば、前記ダイボンディング工程と全く同様に昇温す
れば良い。さらに、特性測定・検査において、高温特性
、温度依存性を測定する必要がでてくるが、外部リード
を介して抵抗発熱体に電力供給が可能であるたｙ）、装
置が単純である上、制御性がよくなる。
発明の効用
以上のように本発明は半導体素子収納容器に抵抗発熱体
を内蔵させることにより、組立・検査工程の設備の簡素
化を可能ならしめ、半導体装置の製造に大きく寄与する
ものである。
を内蔵させることにより、組立・検査工程の設備の簡素
化を可能ならしめ、半導体装置の製造に大きく寄与する
ものである。
第１図人は従来例のセラミックパッケージの外観図、同
Ｂけ同人のｘ−ｙ線断面構造図、第２図は半導体素子と
ダイボンディングする際の従来の断面図、第３図は本発
明の一実施例のセラミック７ ・−′ パッケージの断面図、第４図は本発明の他の実施例のプ
ラスチックパッケージの断面図である。 １・・・・・・パッケージ、２・・・・・・外部リード
、３・・・・・・、ｕ納領域、１１・・・・・ヒートコ
ラム、１２・・・・・・ヒーター、１３・・・・・・半
導体素子、４，４６・・・・・・抵抗発熱体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ９ 綜 ａつ 味
Ｂけ同人のｘ−ｙ線断面構造図、第２図は半導体素子と
ダイボンディングする際の従来の断面図、第３図は本発
明の一実施例のセラミック７ ・−′ パッケージの断面図、第４図は本発明の他の実施例のプ
ラスチックパッケージの断面図である。 １・・・・・・パッケージ、２・・・・・・外部リード
、３・・・・・・、ｕ納領域、１１・・・・・ヒートコ
ラム、１２・・・・・・ヒーター、１３・・・・・・半
導体素子、４，４６・・・・・・抵抗発熱体。 代理人の氏名 弁理士 中 尾 敏 男 ほか１名第１
図 ９ 綜 ａつ 味
Claims (1)
- 【特許請求の範囲】 （１）半導体素子を載置すべき領域直Ｆを含んで抵抗発
熱体が形成されてなる半導体収納容器。 （２）抵抗発熱体に通電し半導体素子を載置すべき領域
を加熱昇温しで、金−シリコン 晶法又は半田法又は樹
脂接着法で半導体素子を接着・固定することを特徴とす
る半導体装置の製造方法。 （３）半導体素子を接着した後、抵抗発熱体への電流を
徐々に減じて半導体素子を徐冷することを特徴とする特
許請求の範囲第２項記載の半導体装置の製造方法。 （４）抵抗発熱体に通電し半導体素子を加熱昇温しで、
半導体素子上電極と外部リードとを金属細線にて接続す
ることを特徴とする半導体装置の製造方法。 （６）抵抗発熱体に通電し半導体素子を加熱昇温しで、
半導体素子の特性を測定・検査することを２ ｊ ′ 特徴とする半導体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183982A JPS5972750A (ja) | 1982-10-19 | 1982-10-19 | 半導体収納容器および半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57183982A JPS5972750A (ja) | 1982-10-19 | 1982-10-19 | 半導体収納容器および半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5972750A true JPS5972750A (ja) | 1984-04-24 |
Family
ID=16145238
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57183982A Pending JPS5972750A (ja) | 1982-10-19 | 1982-10-19 | 半導体収納容器および半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5972750A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044819A1 (de) * | 1996-05-18 | 1997-11-27 | Robert Bosch Gmbh | Verfahren und vorrichtung zur befestigung von bonddrähten auf bondlands einer hybridschaltung |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51144182A (en) * | 1975-06-05 | 1976-12-10 | Mitsubishi Electric Corp | Indirectly heated semiconductor unit |
| JPS54137660A (en) * | 1978-04-17 | 1979-10-25 | Kyoto Ceramic | Ceramic printed board for integrated circuit |
-
1982
- 1982-10-19 JP JP57183982A patent/JPS5972750A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS51144182A (en) * | 1975-06-05 | 1976-12-10 | Mitsubishi Electric Corp | Indirectly heated semiconductor unit |
| JPS54137660A (en) * | 1978-04-17 | 1979-10-25 | Kyoto Ceramic | Ceramic printed board for integrated circuit |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997044819A1 (de) * | 1996-05-18 | 1997-11-27 | Robert Bosch Gmbh | Verfahren und vorrichtung zur befestigung von bonddrähten auf bondlands einer hybridschaltung |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4142203A (en) | Method of assembling a hermetically sealed semiconductor unit | |
| US5901043A (en) | Device and method for reducing thermal cycling in a semiconductor package | |
| JPS6312157A (ja) | 耐熱プラスチツク半導体装置 | |
| JPS6031102B2 (ja) | 集積回路パツケージおよびその製作方法 | |
| KR100260686B1 (ko) | 저열전도성삽입물을사용하여고열전도성기판을기밀밀봉시키는방법 | |
| JPS5972750A (ja) | 半導体収納容器および半導体装置の製造方法 | |
| JPH08306861A (ja) | チップ抵抗体 | |
| JPH1197203A (ja) | 半導体装置用のシャント抵抗素子およびその実装方法 | |
| JPS63318175A (ja) | サ−モパイル | |
| JP2867954B2 (ja) | チップ型半導体装置の製造方法 | |
| KR0127308B1 (ko) | 저융점 글라스를 사용하여 구성부품들을 접합하는 방법 | |
| JPH06216306A (ja) | 半導体素子アセンブリ用内部キャパシタ配設構造およびその配設方法 | |
| JPS63252457A (ja) | 半導体整流素子 | |
| JPH10284634A (ja) | 半導体装置およびその製造方法 | |
| JPS5951556A (ja) | 半導体収納容器 | |
| KR0155441B1 (ko) | 지지바를 이용한 다이패드구조로 이루어지는 반도체패키지 | |
| JP2023172268A (ja) | 半導体モジュールと半導体モジュールの温度計測方法 | |
| JPS6447063A (en) | Structure of lead frame | |
| JPH02245678A (ja) | 集積回路装置 | |
| JPS6216040B2 (ja) | ||
| JPS62205650A (ja) | 半導体装置用基板 | |
| JPH0364052A (ja) | 混成集積回路装置 | |
| JPS5771152A (en) | Integrated circuit package | |
| JPS6057656A (ja) | パワ−モジユ−ル | |
| JPS598360A (ja) | 硝子封止半導体装置の製造方法 |