JPH02245678A - 集積回路装置 - Google Patents
集積回路装置Info
- Publication number
- JPH02245678A JPH02245678A JP1066061A JP6606189A JPH02245678A JP H02245678 A JPH02245678 A JP H02245678A JP 1066061 A JP1066061 A JP 1066061A JP 6606189 A JP6606189 A JP 6606189A JP H02245678 A JPH02245678 A JP H02245678A
- Authority
- JP
- Japan
- Prior art keywords
- circuit board
- heating wire
- integrated circuit
- elements
- temperature
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010438 heat treatment Methods 0.000 claims abstract description 31
- 229920005989 resin Polymers 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims abstract description 7
- 238000000465 moulding Methods 0.000 claims abstract description 3
- 239000004065 semiconductor Substances 0.000 abstract description 9
- 239000003990 capacitor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 2
- 239000012528 membrane Substances 0.000 description 2
- 229920000742 Cotton Polymers 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 241000220317 Rosa Species 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 238000004904 shortening Methods 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48153—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate
- H01L2224/48195—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being arranged next to each other, e.g. on a common substrate the item being a discrete passive component
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
集積回路装置、特にヒータ付表面実装対応型ハイブリッ
ドＩＣ装置の構造に関し、 ＳＭＴ−ＨＹＢ”−Ｉ Ｃ装置において、その特性試験
において電源投入後温度が上昇し安定な特性が得られる
までに時間がかかる従来の問題点を解決する装置を提供
することを目的どし、素子からなるハイブリッド集積回
路が形成された回路基板がモールド樹脂によって封止さ
れ、該ハイブリッド集積回路はリードによってプリント
板に接続可能な集積回路装置において、該回路基板の前
記素子が形成されていない下面には電熱線が配置され、
該電熱線はサポートバーのステージに接続されてなり、
該ハイブリッド集積回路の特性試験に先立ち該電熱線が
回路基板を加熱する構成としたことを特徴とする集積回
路装置を含み構成する。
ドＩＣ装置の構造に関し、 ＳＭＴ−ＨＹＢ”−Ｉ Ｃ装置において、その特性試験
において電源投入後温度が上昇し安定な特性が得られる
までに時間がかかる従来の問題点を解決する装置を提供
することを目的どし、素子からなるハイブリッド集積回
路が形成された回路基板がモールド樹脂によって封止さ
れ、該ハイブリッド集積回路はリードによってプリント
板に接続可能な集積回路装置において、該回路基板の前
記素子が形成されていない下面には電熱線が配置され、
該電熱線はサポートバーのステージに接続されてなり、
該ハイブリッド集積回路の特性試験に先立ち該電熱線が
回路基板を加熱する構成としたことを特徴とする集積回
路装置を含み構成する。
本発明は集積回路装置、特にヒータ付表面実装対応型ハ
イブリッドＩＣ装置の構造に関する。
イブリッドＩＣ装置の構造に関する。
〔従来の技術］
集積回路装置として、第３図（ａ）に示されるＤＩ Ｐ
（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ、デエアル
・インライン・パッケージ）型のものと同図（ｂ）に示
すＳＩＰ（Ｓｉｎｇｌｅ Ｉｎ１ｉｎｅ Ｐａｃｋａｇ
ｅ、 シングル・インライン・パッケージ）とが知ら
れたものであり、第３図（ａ）において、３１は膜基板
、３２は被覆されていないペアチップ半導体、３３はセ
ラミックキャップ、３４はエポキシシール、３５は外部
リード、同図（ｂ）において、４１は膜基板、４２はモ
ールド半導体、４３はフェノール外装、４４は外部リー
ドを示す。第３図に示される集積回路装置はいずれもハ
イブリッドＩＣ（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ
Ｃ１ｒｃｕｉｔ、混成集積回路、ＨＹＢ−Ｉ Ｃと略
称される。）のためのパッケージであり、ＨＹＢ−ＩＣ
とは、種々の素子機能をまとめたコンパクトな電子部品
である。第３図に示される装置においては、膜基板３１
．４１上にペアチップ３２、モールド半導体４２の他に
容量、抵抗などが配置されているものである。最近はこ
の種のパッケージの高密化を目指す傾向にあり、ＤＩＰ
、ＳＩＰ型の装置のより一層の高密化と小型化が要請さ
れている。
（Ｄｕａｌ Ｉｎ１ｉｎｅ Ｐａｃｋａｇｅ、デエアル
・インライン・パッケージ）型のものと同図（ｂ）に示
すＳＩＰ（Ｓｉｎｇｌｅ Ｉｎ１ｉｎｅ Ｐａｃｋａｇ
ｅ、 シングル・インライン・パッケージ）とが知ら
れたものであり、第３図（ａ）において、３１は膜基板
、３２は被覆されていないペアチップ半導体、３３はセ
ラミックキャップ、３４はエポキシシール、３５は外部
リード、同図（ｂ）において、４１は膜基板、４２はモ
ールド半導体、４３はフェノール外装、４４は外部リー
ドを示す。第３図に示される集積回路装置はいずれもハ
イブリッドＩＣ（Ｈｙｂｒｉｄ Ｉｎｔｅｇｒａｔｅｄ
Ｃ１ｒｃｕｉｔ、混成集積回路、ＨＹＢ−Ｉ Ｃと略
称される。）のためのパッケージであり、ＨＹＢ−ＩＣ
とは、種々の素子機能をまとめたコンパクトな電子部品
である。第３図に示される装置においては、膜基板３１
．４１上にペアチップ３２、モールド半導体４２の他に
容量、抵抗などが配置されているものである。最近はこ
の種のパッケージの高密化を目指す傾向にあり、ＤＩＰ
、ＳＩＰ型の装置のより一層の高密化と小型化が要請さ
れている。
本出廓人は、上記の要求に答えるために半導体集積回路
（ＩＣ）や混成（ハイブリッド）集積回路のパッケージ
でプリント板の表面に実装する表面実装対応型（Ｓｕｒ
ｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の集積
回路装置（ＳＭＴ−ＨＹＢ−Ｉ Ｃ装置とも呼称される
。）を開発した。
（ＩＣ）や混成（ハイブリッド）集積回路のパッケージ
でプリント板の表面に実装する表面実装対応型（Ｓｕｒ
ｆａｃｅ Ｍｏｕｎｔ Ｔｅｃｈｎｏｌｏｇｙ）の集積
回路装置（ＳＭＴ−ＨＹＢ−Ｉ Ｃ装置とも呼称される
。）を開発した。
第４図（ａ）の断面図と（ｂ）の平面図を参照すると、
リードフレーム５０の中央に配置した方形状の支持板５
１の上にセラミック類の回路基板（回路チップとも呼称
される。）５２を搭載し、この回路基板５２とその周囲
に配置したリード５３とワイヤ５５をワイヤボンディン
グにより接続し、しかる後に支持板５１、回路基板５２
、リード５３内端とをエポキシ樹脂よりなるパッケージ
５６によって封止し、かかるパッケージ５６をハンダ５
７を用いてプリント板５８に実装する。なお、図中５４
ば回路基板５２に接着（ダイ付け）された半導体チップ
を示し、半導体チップ５４の図示しない電極はワイヤ５
５ａによって図示しない配線などに接続される。
リードフレーム５０の中央に配置した方形状の支持板５
１の上にセラミック類の回路基板（回路チップとも呼称
される。）５２を搭載し、この回路基板５２とその周囲
に配置したリード５３とワイヤ５５をワイヤボンディン
グにより接続し、しかる後に支持板５１、回路基板５２
、リード５３内端とをエポキシ樹脂よりなるパッケージ
５６によって封止し、かかるパッケージ５６をハンダ５
７を用いてプリント板５８に実装する。なお、図中５４
ば回路基板５２に接着（ダイ付け）された半導体チップ
を示し、半導体チップ５４の図示しない電極はワイヤ５
５ａによって図示しない配線などに接続される。
従来、かかる回路基板５２を形成するには、それを熱板
（ヒータ）上に配置して４００°Ｃ程度の加熱処理をな
し、しかる後にワイヤボンディングをなす。なお、この
加熱処理は、回路基板５２上に半導体子ツブ５４をグイ
付けするためになされる工程である。
（ヒータ）上に配置して４００°Ｃ程度の加熱処理をな
し、しかる後にワイヤボンディングをなす。なお、この
加熱処理は、回路基板５２上に半導体子ツブ５４をグイ
付けするためになされる工程である。
［発明が解決しようとする課８］
ＳＭＴ−ＨＹＢ−Ｉ Ｃパンケージは出荷前にその１個
々々について特性試験を行なう。この特性試験は、従来
それぞれ試験をなすときに電源に接続し、電源入力をＯ
Ｎにした後集積回路の温度が上昇し、温度が一定になる
のを待ち、しかる後に温度安定状態において試験を行な
ってきた。この温度安定状態になるまでの時間は各集積
回路装置の種類や寸法で不均一であるが、一般に数秒か
ら１分程度までの範囲内にある。そこで、現実には電源
投入後長いときには１分程度待ってから試験をなすので
あるが、それでは時間の無駄が多く作業性が低くなる問
題があった。
々々について特性試験を行なう。この特性試験は、従来
それぞれ試験をなすときに電源に接続し、電源入力をＯ
Ｎにした後集積回路の温度が上昇し、温度が一定になる
のを待ち、しかる後に温度安定状態において試験を行な
ってきた。この温度安定状態になるまでの時間は各集積
回路装置の種類や寸法で不均一であるが、一般に数秒か
ら１分程度までの範囲内にある。そこで、現実には電源
投入後長いときには１分程度待ってから試験をなすので
あるが、それでは時間の無駄が多く作業性が低くなる問
題があった。
そこで本発明はＳＭＴ−ＨＹＢ−Ｉ Ｃ装置において、
その特性試験において電源投入後温度が上昇し安定な特
性が得られるまでに時間がかかる従′来の問題点を解決
するＳＭＴ−ＨＹＢ−Ｉ Ｃ装置を提供することを目的
とする。
その特性試験において電源投入後温度が上昇し安定な特
性が得られるまでに時間がかかる従′来の問題点を解決
するＳＭＴ−ＨＹＢ−Ｉ Ｃ装置を提供することを目的
とする。
（課題を解決するための手段〕
上記課題は、素子からなるハイプリント集積回路が形成
された回路基板がモールド樹脂によって封止され、該ハ
イブリッド集積回路はリードによってプリント板に接続
可能な集積回路装置において、該回路基板の前記素子が
形成されていない下面には電熱線が配置され、該電熱線
はサポートパーのステージに接続されてなり、該ハイブ
リッド集積回路の特性試験に先立ち該電熱線が回路基板
を加熱する構成としたことを特徴とする集積回路装置に
よって解決される。
された回路基板がモールド樹脂によって封止され、該ハ
イブリッド集積回路はリードによってプリント板に接続
可能な集積回路装置において、該回路基板の前記素子が
形成されていない下面には電熱線が配置され、該電熱線
はサポートパーのステージに接続されてなり、該ハイブ
リッド集積回路の特性試験に先立ち該電熱線が回路基板
を加熱する構成としたことを特徴とする集積回路装置に
よって解決される。
すなわち本発明は、ＳＭＴ−ＨＹＢ−Ｉ Ｃ回路基板の
下方に電熱線を配置し、この電熱線に電流を流すことに
よって放熱して回路基板の温度上昇を安定させ、電源投
入とほとんど同時に試験を行うことができるのであって
、特性試験に必要な時間が短縮されるのである。
下方に電熱線を配置し、この電熱線に電流を流すことに
よって放熱して回路基板の温度上昇を安定させ、電源投
入とほとんど同時に試験を行うことができるのであって
、特性試験に必要な時間が短縮されるのである。
［実施例〕
以下、本発明を図示の実施例により具体的に説明する。
第１図は本発明実施例の図で、その（ａ）は断面図、そ
の（ｂ）は回路基板平面図で、図中、１１はＳＭＴ−Ｈ
ＹＢ−Ｉ Ｃ装置、１２は回路基板、１３ａ 、 １３
ｂ、１３ｃ 、１３ｄは回路基板上に設けられた素子（
これらの素子を総称して素子１３という）、１４はリー
ド、１５はモールド樹脂、１６は電熱線である。
の（ｂ）は回路基板平面図で、図中、１１はＳＭＴ−Ｈ
ＹＢ−Ｉ Ｃ装置、１２は回路基板、１３ａ 、 １３
ｂ、１３ｃ 、１３ｄは回路基板上に設けられた素子（
これらの素子を総称して素子１３という）、１４はリー
ド、１５はモールド樹脂、１６は電熱線である。
本発明実施例は、集積回路が形成された半導体チップ１
３ａ、抵抗１３ｂ、容１１３ｃなどの回路素子が設けら
れてハイブリッドＩＣを構成する回路基板１２がモール
ド樹脂１５によって封止されてなるＳＭＴ−ＨＹＢ−Ｉ
Ｃ装置１１の回路基板１２の下部、すなわち回路基板
１２の素子１３が形成されていない面に電熱線１６を接
着し、この電熱線１６に電流を流して放熱させる。実際
の装置において、回路の素子１３としては図示のものよ
り多くのものが形成されてハイブリッドＩＣを構成して
いるのであるが、図には簡明化のために４個のみを示し
た。なお、図示の装置１１は前述した如くプリント板表
面に実装される表面実装対応型のものである。
３ａ、抵抗１３ｂ、容１１３ｃなどの回路素子が設けら
れてハイブリッドＩＣを構成する回路基板１２がモール
ド樹脂１５によって封止されてなるＳＭＴ−ＨＹＢ−Ｉ
Ｃ装置１１の回路基板１２の下部、すなわち回路基板
１２の素子１３が形成されていない面に電熱線１６を接
着し、この電熱線１６に電流を流して放熱させる。実際
の装置において、回路の素子１３としては図示のものよ
り多くのものが形成されてハイブリッドＩＣを構成して
いるのであるが、図には簡明化のために４個のみを示し
た。なお、図示の装置１１は前述した如くプリント板表
面に実装される表面実装対応型のものである。
回路基板１２の下部に電熱線１６を接着するには市販の
接着剤を用いた。そして、電熱線１６の種類、太さ、長
さなどは、回路基板１２が安定した温度になるときのそ
の安定温度に対応して適宜選定する。
接着剤を用いた。そして、電熱線１６の種類、太さ、長
さなどは、回路基板１２が安定した温度になるときのそ
の安定温度に対応して適宜選定する。
次に、電熱線１６の接続について説明する。第４図（ｂ
）を再び参照すると、回路基板５２はリードフレーム５
０の支持板５１上に接着された。本発明では、リードフ
レーム２０を第２図の平面図に示される如くに形成した
。この構造のリードフレーム２０においては、従来例の
リードに加えてサポートパー２２を設け、このサポート
パー２２の先端部に拡張した小さい方形のステージ２３
を破線で示す支持板２１の４隅の部分で支持板２１より
は低いところに設けた。
）を再び参照すると、回路基板５２はリードフレーム５
０の支持板５１上に接着された。本発明では、リードフ
レーム２０を第２図の平面図に示される如くに形成した
。この構造のリードフレーム２０においては、従来例の
リードに加えてサポートパー２２を設け、このサポート
パー２２の先端部に拡張した小さい方形のステージ２３
を破線で示す支持板２１の４隅の部分で支持板２１より
は低いところに設けた。
なお第２図においては、図の簡明化のためにリードは省
略したが、リードは第４図（ｂ）の従来例と同様にサポ
ートパー２２のそれぞれの間に第４図（ｂ）に示される
如くに設けられる。そして本発明においては、例えば対
角線上のステージ２３のそれぞれに電熱線１６のそれぞ
れの端部を接続する。
略したが、リードは第４図（ｂ）の従来例と同様にサポ
ートパー２２のそれぞれの間に第４図（ｂ）に示される
如くに設けられる。そして本発明においては、例えば対
角線上のステージ２３のそれぞれに電熱線１６のそれぞ
れの端部を接続する。
サポートパー２２を上記の如くに形成すると、特性試験
で電源投入したとき、電源からサポートパー２２→ステ
ージ２３→電熱線１６と接続され、電熱綿１６が昇温し
、回路基板１２とその上に配置された素子１３を安定し
た温度にまで昇温するので、電源投入後数秒の短時間で
特性試験を実施することができる。
で電源投入したとき、電源からサポートパー２２→ステ
ージ２３→電熱線１６と接続され、電熱綿１６が昇温し
、回路基板１２とその上に配置された素子１３を安定し
た温度にまで昇温するので、電源投入後数秒の短時間で
特性試験を実施することができる。
［発明の効果］
以上にように本発明によれば、ＳＭＴ−ＨＹＢ−ＩＣ装
置の回路基板下部に電熱線を配置することによって、電
源投入後短い時間内で回路基板とその上の素子が安定し
た温度にまで昇温され、同装置の特性試験に要する時間
が短縮される効果がある。
置の回路基板下部に電熱線を配置することによって、電
源投入後短い時間内で回路基板とその上の素子が安定し
た温度にまで昇温され、同装置の特性試験に要する時間
が短縮される効果がある。
第１図は本発明実施例の図でその（ａ）は断面図、その
（ｂ）は回路基板下部平面図、 第２図は本発明実施例のリードフレームの平面図、 第３図は従来の集積回路装置の図で、その（ａ）はＤＩ
Ｐ型品の一部切欠斜視図、その（ｂ）はＳ Ｉ Ｉ）型
品の一部切欠斜視図、 第４図は改良された従来例の図で、その（ａ）は断面図
、そのＯ））はリードフレームの平面図である。 図中、 １１はＳＭＴ−ＨＹＢ−ＩＣ装置、 １２は回路基板、 １３．１３ｂ 、１３ｃ 、 １３ｄは素子、ｌ４はリ
ード、 １５はモールド樹脂、 １６は電熱線、 ２０はリードフレーム、 ２１は支持板、 ２２はサポートパー ２３はステージ を示す。 特許出願人 富士通株式会社
（ｂ）は回路基板下部平面図、 第２図は本発明実施例のリードフレームの平面図、 第３図は従来の集積回路装置の図で、その（ａ）はＤＩ
Ｐ型品の一部切欠斜視図、その（ｂ）はＳ Ｉ Ｉ）型
品の一部切欠斜視図、 第４図は改良された従来例の図で、その（ａ）は断面図
、そのＯ））はリードフレームの平面図である。 図中、 １１はＳＭＴ−ＨＹＢ−ＩＣ装置、 １２は回路基板、 １３．１３ｂ 、１３ｃ 、 １３ｄは素子、ｌ４はリ
ード、 １５はモールド樹脂、 １６は電熱線、 ２０はリードフレーム、 ２１は支持板、 ２２はサポートパー ２３はステージ を示す。 特許出願人 富士通株式会社
Claims (1)
- 【特許請求の範囲】 素子（１３）からなるハイブリッド集積回路が形成さ
れた回路基板（１２）がモールド樹脂（１５）によって
封止され、該ハイブリッド集積回路はリード（１４）に
よってプリント板に接続可能な集積回路装置において、 該回路基板（１２）の前記素子（１３）が形成されてい
ない下面には電熱線（１６）が配置され、 該電熱線（１６）はサポートバー（２２）のステージ（
２３）に接続されてなり、該ハイブリッド集積回路の特
性試験に先立ち該電熱線（１６）が回路基板（１２）を
加熱する構成としたことを特徴とする集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066061A JPH02245678A (ja) | 1989-03-20 | 1989-03-20 | 集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1066061A JPH02245678A (ja) | 1989-03-20 | 1989-03-20 | 集積回路装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH02245678A true JPH02245678A (ja) | 1990-10-01 |
Family
ID=13304970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1066061A Pending JPH02245678A (ja) | 1989-03-20 | 1989-03-20 | 集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH02245678A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179152A (ja) * | 1990-11-08 | 1992-06-25 | Fujitsu Ltd | 集積回路装置 |
| US8481897B2 (en) * | 2005-01-24 | 2013-07-09 | Jumatech, Gmbh | Printed circuit board or card comprising a heating wire |
-
1989
- 1989-03-20 JP JP1066061A patent/JPH02245678A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH04179152A (ja) * | 1990-11-08 | 1992-06-25 | Fujitsu Ltd | 集積回路装置 |
| US8481897B2 (en) * | 2005-01-24 | 2013-07-09 | Jumatech, Gmbh | Printed circuit board or card comprising a heating wire |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| TW523857B (en) | Chip carrier configurable with passive components | |
| US6696669B2 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
| US6339210B1 (en) | Circuit and method for heating an adhesive to package or rework a semiconductor die | |
| TW498505B (en) | A memory-module and a method of manufacturing the same | |
| TW503538B (en) | BGA semiconductor package piece with vertically integrated passive elements | |
| JPH0982884A (ja) | マルチチップモジュール及びその製造方法 | |
| JP2004158753A (ja) | リードフレーム材及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH08288455A (ja) | 半導体装置およびその製造方法 | |
| JP3251323B2 (ja) | 電子回路デバイス | |
| JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
| JPH02245678A (ja) | 集積回路装置 | |
| JPH0661372A (ja) | ハイブリッドｉｃ | |
| KR20080074468A (ko) | 초음파를 이용한 반도체 칩의 표면실장방법 | |
| TW419767B (en) | Improved integrated circuit chip packaging method | |
| JP2004165525A (ja) | 半導体装置及びその製造方法 | |
| JPH01282846A (ja) | 混成集積回路 | |
| JP2002217350A (ja) | モジュール部品の製造方法 | |
| JP2000100836A (ja) | 半導体チップの実装方法 | |
| KR0163214B1 (ko) | 세라믹 기판을 이용한 집적회로 패키지 및 그의 제조방법 | |
| JP2015012160A (ja) | モールドパッケージおよびその製造方法 | |
| TWI249824B (en) | Semiconductor package with passive component | |
| JPH0479260A (ja) | 半導体装置 | |
| JPH1168034A (ja) | 半導体装置 | |
| JPH02246253A (ja) | 集積回路装置 | |
| JPH05235490A (ja) | 混成集積回路装置 |