JPS5964922A - リセツト回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、電子回路の回路状態を電源投入時に初期状態
に設定するリセット回路に関するものである。

従来例の構成とその問題点 従来におけるこの種リセット回路の構成を第１図に、そ
の動作説明を行うための各部の電圧波形図を第２図に示
している。図で１はりセント信号発生回路、２は主とし
てディジタル回路から構成されたシステム制御回路であ
シ、電源スィッチＳＷが接続状態になった時、リセット
信号発生回路１のリセット信号ｖ３によシステム制御回
路２は初期状態にリセットされ、リセット信号ｖ３が一
定時間巾Ｔ１で発生し、時間巾Ｔ１後はシステム制御回
路２は一連の制御信号Ｖｃを発生する。

次に、リセット信号が発生する動作を第１図。

第２図により説明する。ます、電源スィッチＳＷをＯＮ
することにより電源線にｌｉ％電圧■１が発生するが、
それによって抵抗Ｒ１とコンデンサＣ１からなる簡定敷
回路により、コンデンサＣ１の端子電圧は時定数τ−Ｃ
１・Ｒ１で上昇する。一方、電源と接地点間に直列に接
続された上記抵抗Ｒ１とコンデンサＣの接続点からは電
流制限抵抗Ｒ２を介してトランジスタＱ１のベースに駆
動信号が印加されており、コンデンサＣ１の端子電圧■
２が上記トランジスタＱ１を導通状態とするしきい値電
圧ｖｔｈをこえた直後、トランジスタＱ１は導通状態と
なる。そして、時間巾Ｔ１後はトランジスタＱ１は常に
導通しており、本リセット回路は電源投入時のみ一定時
間巾Ｔ１のリセット信号を発生する。第１図でＲ３はリ
セット信号発生回路１を構成する抵抗である。

このようなりセント回路においては、電源電圧ｖｃｃが
低くなった場合に安定に動作させることが困難であった
。そのためこの点での要望を満足させる回路構成の開発
が望まれていた。

発明の目的 本発明はこのような点に鑑みなされたもので、特にバッ
テリー動作を目的とした低電圧動作を可能にするり七ソ
ト回路を提供することを目的とするものである。

発明の構成 この目的を達成するために本発明のリセット回路は、電
源と接地点間に直列に接続された抵抗とコンデンサが時
定数回路を構成し、上記抵抗とコンデンサの接続点から
電流制限抵抗を介して第１のトランジスタのベースに駆
動信号を印加するように構成され、上記第１のトランジ
スタのコレクタは第２のトランジスタのベースに接続さ
れ、この第２のトランジスタのベースへは電源より第１
の定電流回路を介してベース駆動電流が印加され、上記
第２のトランジスタのコレクタには電源との間に接続さ
れた第２の定電流回路を介して定電流が印加され、この
第２のトランジスタのコレクタ出力をリセット信号とす
るものである。この構成によれば、電源電圧が低下して
も安定な動作を保証し、広範囲の電源電圧に対して安定
に動作するリセット回路が得られることとなる。

実施例の説明 以下、本発明のりセント回路の一実施例について第３図
と共に上記と同一箇所には同一符号を付して説明する。

第３図において、１Ａは上記抵抗ＲとコンデンサＣ１よ
りなる時定数回路、電流制限抵抗Ｒ２、トランジスタＱ
１と定電流回路Ｉ。

Ｔ２、トランジスタＱ２よシなるリセット信号発生回路
、２ＡはインバーターＮＶを含むシステム制御回路であ
り、これらの１リセット信号発生回路１Ａ、ンステム制
御回路２Ａの動作は上記第１図のりセント信号発生回路
１、システム制御回路２の動作と基本的には同一である
。

第３図ではトランジスタｑのコレクタはトランジスタＱ
２のベースに接続されており、トランジスタＱ２のコレ
クタ出力がリセット信号■４として取出されている。捷
だ、ｌ・ランジスタＱ２のベースには電源線に接続され
た定電流回路工、を介してベース駆動電流が印加されて
おり、このためトランジスタＱ　が非導通の間、すなわ
ち時間ｉ］Ｔ。

の間のみトランジスタＱ２は導通する。また、上記トラ
ンジスタＱ２のコレクタは電源との間に接続された他の
定電流回路Ｉ２を負荷としている。

しだがって、リセット信号■４を発生する時間＋１］Ｔ
１の間は、トランジスタＱ１が非導通、トランジスタＱ
２が導通、そしてインバーターＮＶの出力Ｖは＋＋　１
　＋＋となる。上記時間１〕Ｔ１経過後はトランジスタ
Ｑ１．Ｑ２およびインバーターＮＶの状態は反転し、リ
セット信号■３の信号は０″の状態で維持される。

この第３図の実施例では第１図の回路に比較して負荷が
抵抗Ｒ３から定電流回路１１．Ｉ２となっているため、
電源電圧Ｖｃｃが低くなっても定電流回路１１Ｉ、が動
作する限り安定に動作し、次段、すなわちインバーター
ＮＶの駆動能力は電源電圧ｖｃｃに依存しなくなり、広
範囲の電源電圧Ｖｃｃに対して安定に動作する。ここで
、リセット信号発生回路１Ａのυセント信号Ｖ４はトラ
ンジスタＱ２のコレクタ出力であシ、もとよりそのｉｔ
リセット信号ｖ４として扱うことも可能であるが、回路
構成および信号の極性により第３図の実施例のようにイ
ンバーターＮＶの出力■５を使用することもあり、どち
らの応用にも特に制約はないものである。

次に、低電圧動作をより安定にするため、コンデンサ充
電回路３を付加した本発明の他の実施例を第４図により
説明する。第４図の実施例では第３図の回路のコンデン
サＣと抵抗Ｒ１の接続点と電源との間にトランジスタＱ
３のコレクタ、エミッタを接続し、トランジスタＱ１が
導通となると同時に定電流回路工、の出力によりインバ
ーターＮＶを駆動すると同時にコンデンサ充電回路３に
内蔵されたトランジスタＱ４のベースを駆動し、］・ラ
ランジスタイのコレクタ電流で上記トランジスタＱ３を
導通させるようにしたものである。そして、トランジス
タＱ３が導通することによりコンデンサＣ１の電圧はほ
ぼ電源電圧■ｃｃまで充電され、トランジスタＱ１を安
定に導通し続ける。

第４図でＲ４Ｒ５Ｒ６は抵抗である。

ここで、上記第３図の実施例におけるトランジスタＱ　
のベース駆動電圧ｖ２を計算すると、となる。一方、バ
ッテリー動作の機器ではもともと低電圧動作を要求され
る上、バッテリー電圧が一定値まで低下しても安定に動
作することが要求される。このため上式での電圧ｖ２を
できるだけ電源電圧■。０に近づけることが好捷しく、
そのためには抵抗Ｒ１の値を小さくする必要がある。

しかしながら、抵抗Ｒ１の値を小さくするとトランジス
タＱ１のベース電流が犬となりバッテリーの寿命を短か
くすること、さらに抵抗Ｒ１の値が小さくなるにつれて
一定の時定数を得るためコンデンサＣ１の容量を大きく
する必要がある等の不都合を生じることとなる。第４図
の実施例ではリセット時間を得る時間巾Ｔ　は抵抗Ｒ１
とコンデンすＣ１のみで決定され、時間巾Ｔ１経過後は
トランジスタＱ３を導通させてコンデンサＣ１の電圧を
ほぼ電源電圧■ｃｃに保持するため、トランジスタＱ１
は安定に駆動されることとなり、かつ抵抗Ｒ４はコンデ
ンサＣ１とで必要な時定数を確保すればよいこととなる
。

発明の効果 このように構成された本発明のリセット回路によれば、
電源電圧が低くなっても安定な動作を行わせることがで
き、バッテリー動作の使用範囲を広げる土で有用なもの
である。

【図面の簡単な説明】

第１図は従来例におけるリセット回路を示す回路図、第
２図は第１図の回路を説明するだめの各部の電圧波形図
、第３図および第４図はそれぞれ本発明に係るリセット
回路の実施例を示す回路図である。 Ｒ４・・・・・・抵抗、Ｃ１・・・・・コンデンサ、Ｒ
２・・・・・・電流制限抵抗、Ｑｌ・・・・・・第１の
トランジスタ、Ｑ２・・・・・・第２のトランジスタ、
■、・・・・・第１の定電流回路、Ｔ２・・　・−第２
の定電流回路、ｖ４・・・・リセット信号、Ｑ　・−・
・・第３のトランジスタ、ｖＣＣ・・・・・・電源電圧
。 代理人の氏名　弁理士　中　尾敏男　？ｌｌｉ・１名第
１図 ２１３２図 ＯＦＦ　　　　　　　　　０Ｎ ｓｙｖ　　　−−− 第３図 ・°、￥４図

Claims (1)

1. 【特許請求の範囲】 （］）電源と接地点間に直列に接続された抵抗とコンデ
   ンサが時定数回路を構成し、上記抵抗とコンデンサの接
   続点から電流制限抵抗を介して第１のトランジスタのベ
   ースに駆動信号を印加するように構成され、上記第１の
   トランジスタのコレクタは第２のトランジスタのベース
   に接続され、この第２のトランジスタのベースへは電源
   より第１の定電流回路を介してベース駆動電流が印加さ
   れ、上記第２のトランジスタのコレクタには電源との間
   に接続された第２の定電流回路を介して定電流が印加さ
   れ、この第２のトランジスタのコレクタ出力をリセット
   信号とすることを特徴とするリセット回路。 （２）　　コンデンサと抵抗の接続点と電源との間に第
   ３のトランジスタのコレクタ、エミッタを接続し、第１
   のトランジスタの導通と同時に上記第３のトランジスタ
   も導通にし、上記コンデンサの電荷をほぼ電源電圧値ま
   で充電するようにしたことを特徴とする特許請求の範囲
   第１項記載のりセント回路。