JPS596408B2 - デ−タ転送制御方式 - Google Patents
デ−タ転送制御方式Info
- Publication number
- JPS596408B2 JPS596408B2 JP3969576A JP3969576A JPS596408B2 JP S596408 B2 JPS596408 B2 JP S596408B2 JP 3969576 A JP3969576 A JP 3969576A JP 3969576 A JP3969576 A JP 3969576A JP S596408 B2 JPS596408 B2 JP S596408B2
- Authority
- JP
- Japan
- Prior art keywords
- data transfer
- data
- circuit
- time
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Landscapes
- Information Transfer Systems (AREA)
Description
【発明の詳細な説明】
本発明はデータ転送制御方式、特に異なるデータ転送速
度のスレーブ装置が複数個混在している場合に同期式に
よつてデータの転送制御を行なう方式に関するものであ
る。
度のスレーブ装置が複数個混在している場合に同期式に
よつてデータの転送制御を行なう方式に関するものであ
る。
データの転送動作の起動を行なう中央処理装置等のマス
タ装置と、データの授受を行なう主記憶装置等のスレー
ブ装置との間にデータバスによりデータの転送を行なう
場合、同期式と非同期式とがあり、前者の同期式は、マ
スタ装置がスレーブ装置から何らかの制御信号を受信す
ることなく、マスタ装置が単独にデータ転送制御を行な
うもので、マスタ装置の制御回路が比較的簡単で、且つ
スレーブ装置には制御回路を必要としない利点がある。
タ装置と、データの授受を行なう主記憶装置等のスレー
ブ装置との間にデータバスによりデータの転送を行なう
場合、同期式と非同期式とがあり、前者の同期式は、マ
スタ装置がスレーブ装置から何らかの制御信号を受信す
ることなく、マスタ装置が単独にデータ転送制御を行な
うもので、マスタ装置の制御回路が比較的簡単で、且つ
スレーブ装置には制御回路を必要としない利点がある。
しかし、その反面データ転送速度の異なるスレーブ装置
が複数個混在して接続されている場合に、データ転送速
度の最も遅いスレーブ装置に合せて転送制御を行なわな
けれぱならない欠点がある。又後者の非同期式は、マス
ク装置とスレーブ装置とが互に確認をとりながらデータ
の転送を実行するので、スレーブ装置のデータ転送速度
に対応して転送制御を行なうことができる利点がある反
面、マスタ装置とスレーブ装置とに時間要素を用いた制
御回路を設ける必要があり、スレーブ装置の個数が多く
なるに従つて経済的に不利になる欠点がある。
が複数個混在して接続されている場合に、データ転送速
度の最も遅いスレーブ装置に合せて転送制御を行なわな
けれぱならない欠点がある。又後者の非同期式は、マス
ク装置とスレーブ装置とが互に確認をとりながらデータ
の転送を実行するので、スレーブ装置のデータ転送速度
に対応して転送制御を行なうことができる利点がある反
面、マスタ装置とスレーブ装置とに時間要素を用いた制
御回路を設ける必要があり、スレーブ装置の個数が多く
なるに従つて経済的に不利になる欠点がある。
例えばスレーブ装置としての主記憶装置に、コアメモリ
、バイポーラトランジスタの集積回路メモリ、ＭＯＳト
ランジスタの集積回路メモリ等の多種類のメモリ素子が
使用されることにより、それぞれの動作速度が相違する
から、同期式では速度の点で、又非同期式では経済性の
点で問題が生じる。本発明は、同一システム内にデータ
転送速度の異なるスレーブ装置が複数個混在していたと
しても、各スレーブ装置をそれぞれの最高速度で動作さ
せ、且つ同期式によりデータの転送制御を行なうように
することを目的とするものである。
、バイポーラトランジスタの集積回路メモリ、ＭＯＳト
ランジスタの集積回路メモリ等の多種類のメモリ素子が
使用されることにより、それぞれの動作速度が相違する
から、同期式では速度の点で、又非同期式では経済性の
点で問題が生じる。本発明は、同一システム内にデータ
転送速度の異なるスレーブ装置が複数個混在していたと
しても、各スレーブ装置をそれぞれの最高速度で動作さ
せ、且つ同期式によりデータの転送制御を行なうように
することを目的とするものである。
以下実施例について詳細に説明する。第１図に示すよう
に、マスタ装置ＭＳＴと複数個のスレーブ装置ＳＬＶと
がデータバスＤＢで接続されたシステムに於いて、スレ
ーブ装置ＳＬＶにデータ転送速度指示回路を設け、マス
タ装置ＭＳＴは、選択したスレーブ装置ＳＬからのデー
タ転送速度指示信号に従つてデータ転送制御を行なうも
のである。
に、マスタ装置ＭＳＴと複数個のスレーブ装置ＳＬＶと
がデータバスＤＢで接続されたシステムに於いて、スレ
ーブ装置ＳＬＶにデータ転送速度指示回路を設け、マス
タ装置ＭＳＴは、選択したスレーブ装置ＳＬからのデー
タ転送速度指示信号に従つてデータ転送制御を行なうも
のである。
従つてマスタ装置ＭＳＴはデータの送出又は受信を行な
う場合、データバスＤＢに動作指令信号とスレーブ装置
ＳＬのアドレス信号とを送出し、指定されたスレーブ装
置ＳＬはデータバスＤＢにデータ転送速度指示信号を送
出し、マスタ装置ＭＳＴは、時間計数回路によりデータ
転送速度指示信号に従つた制御信号を発生して、それに
よりデータ転送制御が行なわれる。第２図はマスタ装置
ＭＳＴのデータ転送制御回路のプロツク線図であり、Ｆ
Ｆｌ，ＦＦ２はフリツプフロツプ、ＭＣＴは時間計数カ
ウンタ、ＣＰＲＡ，ＣＰＲＢは比較回路、ＡＤＲはアド
レスレジスタ、ＤＴＲＡ，ＤＴＲＢはｆ−タレジスタ、
Ａ１〜Ａ５はアンド回路、Ｎｌ，Ｎ２はナンド回路、Ｉ
ＮＶｌ〜ＩＮ５はインバータである。
う場合、データバスＤＢに動作指令信号とスレーブ装置
ＳＬのアドレス信号とを送出し、指定されたスレーブ装
置ＳＬはデータバスＤＢにデータ転送速度指示信号を送
出し、マスタ装置ＭＳＴは、時間計数回路によりデータ
転送速度指示信号に従つた制御信号を発生して、それに
よりデータ転送制御が行なわれる。第２図はマスタ装置
ＭＳＴのデータ転送制御回路のプロツク線図であり、Ｆ
Ｆｌ，ＦＦ２はフリツプフロツプ、ＭＣＴは時間計数カ
ウンタ、ＣＰＲＡ，ＣＰＲＢは比較回路、ＡＤＲはアド
レスレジスタ、ＤＴＲＡ，ＤＴＲＢはｆ−タレジスタ、
Ａ１〜Ａ５はアンド回路、Ｎｌ，Ｎ２はナンド回路、Ｉ
ＮＶｌ〜ＩＮ５はインバータである。
起動信号Ｓｔａｒｔが加えられると、タイミング信号Ｔ
。がＳｌＩとなつたときアンド回路Ａ２の出力によりフ
リツプフロツプＦＦ２がセツトされ、そのセツト出力が
インバータＩＮ２を介してデータ転送動作指令信号＊Ｍ
ＯＶＥとなる。アンド回路Ａ２の出力がゞ１″となるこ
とにより時間計数カウンタＭＣＴが起動され、又ライト
指令信号Ｗｒｉｔｅｔ）ＳＳｌＩであるとフリツプフロ
ツプＦＦｌがアンド回路Ａ１の出力でセツトされ、デー
タ転送の方向指示信号＊ＤＲＣＴがゞＯ″となる。
。がＳｌＩとなつたときアンド回路Ａ２の出力によりフ
リツプフロツプＦＦ２がセツトされ、そのセツト出力が
インバータＩＮ２を介してデータ転送動作指令信号＊Ｍ
ＯＶＥとなる。アンド回路Ａ２の出力がゞ１″となるこ
とにより時間計数カウンタＭＣＴが起動され、又ライト
指令信号Ｗｒｉｔｅｔ）ＳＳｌＩであるとフリツプフロ
ツプＦＦｌがアンド回路Ａ１の出力でセツトされ、デー
タ転送の方向指示信号＊ＤＲＣＴがゞＯ″となる。
又内部アドレスバスからのアドレス信号がアンド回路Ａ
３を介してアドレスレジスタＡＤＲにセツトされ、フリ
ツプフロツプＦＦ２がセツトされている条件によりナン
ド回路Ｎ１を介してアドレス信号＊ＡＯＯ〜Ａｌ５（１
６ビツト構成の例を示す）が送出される。又ライト指令
信号ＷｒｉｔｅがＳ１１″であるとき、内部データバス
からのデータがアンド回路Ａ４を介してデータレジスタ
ＤＴＲＡにセツトされ、フリツプフロツプＦＦｌ，ＦＦ
２が共にセツトされている条件でナンド回路Ｎ２を介し
てデータ＊ＢＯＯ〜Ｂｌ５（１６ビツト構成の例を示す
）が送出される。＊ＳＣＴＯ〜ＳＣＴ２は３ビツト構成
のスレーブ装置の動作時間を示す信号でサイクルタイム
を表わすものである。又＊ＳＡＴＯ〜ＳＡＴ２は３ビツ
ト構成のアクセスタイム信号である。サイクルタイム信
号＊ＳＣＴＯ〜ＳＣＴ２と時間計数カウンタＭＣＴとの
内容が比較回路ＣＰＲＡで比較され、比較一致により信
号ＣＥＮＤが出力されて、フリツプフロツプＦＦｌ，Ｆ
Ｆ２及び時間計数カウンタＭＣＴがりセツトされる。又
アクセスタイム信号＊ＳＡＴＯ〜ＳＡＴ２と時間計数カ
ウンタＭＣＴとの内容が比較回路ＣＰＲＢで比較され、
比較一致により信号ＲＤＯＫが出力され、この信号ＲＤ
ＯＫによりデータバス上のデータをインバータＩＮ５及
びアンド回路Ａ５を介してデータレジスタＤＴＲＢにセ
ツトする。即ちリード動作時は信号ＲＤＯＫによりデー
タレジスタＤＴＲＢにデータバス上のデータをセツトし
、ライト動作時には内部データバス上のデータをアンド
回路Ａ４を介してデータレジスタＤＴＲＡにセツトする
。第３図はスレーブ装置のデータ転送制御回路のプロツ
ク線図を示し、ＩＮ６〜ＩＮｌＯはインバータ、ＤＥＣ
はデコーダ、Ａ６，Ａ７はアンド回路、Ｎ３〜Ｎ５はナ
ンド回路、ＳＣ，ＳＡは設定器、ＭＥＭは記憶部であり
、設定器ＳＣによりスレーブ装置の動作時間を示すサイ
クルタイムを設定し、設定器ＳＡによりスレーブ装置の
アクセスタイムを設定する。
３を介してアドレスレジスタＡＤＲにセツトされ、フリ
ツプフロツプＦＦ２がセツトされている条件によりナン
ド回路Ｎ１を介してアドレス信号＊ＡＯＯ〜Ａｌ５（１
６ビツト構成の例を示す）が送出される。又ライト指令
信号ＷｒｉｔｅがＳ１１″であるとき、内部データバス
からのデータがアンド回路Ａ４を介してデータレジスタ
ＤＴＲＡにセツトされ、フリツプフロツプＦＦｌ，ＦＦ
２が共にセツトされている条件でナンド回路Ｎ２を介し
てデータ＊ＢＯＯ〜Ｂｌ５（１６ビツト構成の例を示す
）が送出される。＊ＳＣＴＯ〜ＳＣＴ２は３ビツト構成
のスレーブ装置の動作時間を示す信号でサイクルタイム
を表わすものである。又＊ＳＡＴＯ〜ＳＡＴ２は３ビツ
ト構成のアクセスタイム信号である。サイクルタイム信
号＊ＳＣＴＯ〜ＳＣＴ２と時間計数カウンタＭＣＴとの
内容が比較回路ＣＰＲＡで比較され、比較一致により信
号ＣＥＮＤが出力されて、フリツプフロツプＦＦｌ，Ｆ
Ｆ２及び時間計数カウンタＭＣＴがりセツトされる。又
アクセスタイム信号＊ＳＡＴＯ〜ＳＡＴ２と時間計数カ
ウンタＭＣＴとの内容が比較回路ＣＰＲＢで比較され、
比較一致により信号ＲＤＯＫが出力され、この信号ＲＤ
ＯＫによりデータバス上のデータをインバータＩＮ５及
びアンド回路Ａ５を介してデータレジスタＤＴＲＢにセ
ツトする。即ちリード動作時は信号ＲＤＯＫによりデー
タレジスタＤＴＲＢにデータバス上のデータをセツトし
、ライト動作時には内部データバス上のデータをアンド
回路Ａ４を介してデータレジスタＤＴＲＡにセツトする
。第３図はスレーブ装置のデータ転送制御回路のプロツ
ク線図を示し、ＩＮ６〜ＩＮｌＯはインバータ、ＤＥＣ
はデコーダ、Ａ６，Ａ７はアンド回路、Ｎ３〜Ｎ５はナ
ンド回路、ＳＣ，ＳＡは設定器、ＭＥＭは記憶部であり
、設定器ＳＣによりスレーブ装置の動作時間を示すサイ
クルタイムを設定し、設定器ＳＡによりスレーブ装置の
アクセスタイムを設定する。
第４図は動作説明用タイムチヤートを示し、同図ａはス
レーブ装置からデータを読出すリード動作時、同図ｂは
スレーブ装置にデータを送出するライト動作時について
のものであり、ＣＬＫはクロツクを示し、他の符号は第
２図及び第３図に於ける信号を示すものである。
レーブ装置からデータを読出すリード動作時、同図ｂは
スレーブ装置にデータを送出するライト動作時について
のものであり、ＣＬＫはクロツクを示し、他の符号は第
２図及び第３図に於ける信号を示すものである。
次に第１図に於けるマスタ装置ＭＳＴがデータバスＤＢ
を介してスレーブ装置ＳＬＶよりデータを読出すリード
動作について説明する。
を介してスレーブ装置ＳＬＶよりデータを読出すリード
動作について説明する。
なおライト動作はデータの流れ方向が反対である点が相
違し、それに伴なつてアクセスタイム信号＊ＳＡＴＯ〜
ＳＡＴ２及び比較器ＣＰＲＢが動作しないものとなる。
マスタ装置ＭＳＴがクロツクＣＬＫＯＴＯのタイミング
でデータ転送動作指令信号＊ＭＯＶＥとスレーブ装置Ｓ
Ｌのアドレス信号＊ＡＯＯ〜Ａｌ５をセツトし、同時に
時間計数カウンタＭＣＴをプリセツトする。
違し、それに伴なつてアクセスタイム信号＊ＳＡＴＯ〜
ＳＡＴ２及び比較器ＣＰＲＢが動作しないものとなる。
マスタ装置ＭＳＴがクロツクＣＬＫＯＴＯのタイミング
でデータ転送動作指令信号＊ＭＯＶＥとスレーブ装置Ｓ
Ｌのアドレス信号＊ＡＯＯ〜Ａｌ５をセツトし、同時に
時間計数カウンタＭＣＴをプリセツトする。
このときデータ転送方向指示信号＊ＤＲＣＴは、リード
動作時であるからフリツプフロツプＦＦｌがセツトされ
ず、従つでビとなり、スレーブ装置ＳＬではインバータ
ＩＮＶ９の出力はＳＯ″、インバータＩＮｌＯの出力は
ゞ１″となる。
動作時であるからフリツプフロツプＦＦｌがセツトされ
ず、従つでビとなり、スレーブ装置ＳＬではインバータ
ＩＮＶ９の出力はＳＯ″、インバータＩＮｌＯの出力は
ゞ１″となる。
データ転送動作指令信号＊ＭＯＶＥによりインバータＩ
Ｎ６の出力は″′１″となり、又アドレス信号＊ＡＯＯ
〜Ａｌ５をインバータＮ７を介してデコーダＤＥＣに加
え、自スレーブ装置が指定された場合にデコーダＤＥＣ
の出力がゞ１″となり、アンド回路Ａ６の出力が′１″
となつてナンド回路Ｎ３，Ｎ４，Ｎ５に加えられる。
Ｎ６の出力は″′１″となり、又アドレス信号＊ＡＯＯ
〜Ａｌ５をインバータＮ７を介してデコーダＤＥＣに加
え、自スレーブ装置が指定された場合にデコーダＤＥＣ
の出力がゞ１″となり、アンド回路Ａ６の出力が′１″
となつてナンド回路Ｎ３，Ｎ４，Ｎ５に加えられる。
それによつてナンド回路Ｎ３を介して設定器ＳＣによる
サイクルタイム信号＊ＳＣＴＯ〜ＳＣＴ２及びナンド回
路Ｎ４を介して設定器ＳＡによるアクセスタイム信号＊
ＳＡＴＯ〜ＳＡＴ２がデータバスに出力される。又アン
ド回路Ａ６の出力がゞ１″となることにより記憶部ＭＥ
Ｍが起動され、アドレス信号によりアクセスされて読出
されたデータはナンド回路Ｎ５を介してデータバスにデ
ータ＊ＢＯＯ〜Ｂｌ５が出力される。
サイクルタイム信号＊ＳＣＴＯ〜ＳＣＴ２及びナンド回
路Ｎ４を介して設定器ＳＡによるアクセスタイム信号＊
ＳＡＴＯ〜ＳＡＴ２がデータバスに出力される。又アン
ド回路Ａ６の出力がゞ１″となることにより記憶部ＭＥ
Ｍが起動され、アドレス信号によりアクセスされて読出
されたデータはナンド回路Ｎ５を介してデータバスにデ
ータ＊ＢＯＯ〜Ｂｌ５が出力される。
マスタ装置ＭＳＴでは、時間計数カウンタ］の内容とサ
イクルタイム信号＊ＳＣＴＯ〜ＳＣＴ２とを比較回路Ｃ
ＰＲＡに於いて比較し、又アクセスタイム信号＊ＳＡＴ
Ｏ〜ＳＡＴ２とを比較回路ＣＰＲＢに於いて比較し、こ
の比較回路ＣＰＲＢに於ける比較一致出力信号ＲＤＯＫ
がゞ１１となると、データバス上のデータ＊ＢＯＯ〜Ｂ
ｌ５がインバータＩＮ５及びアンド回路Ａ５を介してデ
ータレジスタＤＴＲＢにセツトされる。
イクルタイム信号＊ＳＣＴＯ〜ＳＣＴ２とを比較回路Ｃ
ＰＲＡに於いて比較し、又アクセスタイム信号＊ＳＡＴ
Ｏ〜ＳＡＴ２とを比較回路ＣＰＲＢに於いて比較し、こ
の比較回路ＣＰＲＢに於ける比較一致出力信号ＲＤＯＫ
がゞ１１となると、データバス上のデータ＊ＢＯＯ〜Ｂ
ｌ５がインバータＩＮ５及びアンド回路Ａ５を介してデ
ータレジスタＤＴＲＢにセツトされる。
アクセスタイム信号＊ＳＡＴＯ〜ＳＡＴ２がゞ０１１″
であつたとすると、時間計数カウンタＭＣＴの内容がゞ
０１１″、即ち第４図のタイムチヤートに於いて、Ｔ３
のタイミングに信号ＲＤＯＫがＳ１″となる。
であつたとすると、時間計数カウンタＭＣＴの内容がゞ
０１１″、即ち第４図のタイムチヤートに於いて、Ｔ３
のタイミングに信号ＲＤＯＫがＳ１″となる。
又クロツクＣＬＫの周期を２５０ｎＳとすれば、このス
レーブ装置のアクセスタイムは７５０ｎＳであることに
なる。前述の如き動作を行なつてデータバス上のデータ
が取込まれ、比較回路ＣＰＲＡの比較一致出力信号ＣＥ
ＮＤが例えばＴ５のタイミングでゞ１″となると、フリ
ップフロップＦＦｌ，ＦＦ２及び時間計数カウンタＭＣ
Ｔがりセツトされ、データ転送が終了する。又ライト動
作時は、データ転送動作指令信号＊ＭＯＶＥがゞ０″、
データ転送方向指示信号＊ＤＲＣＴが′０″となり、ア
ドレスレジスタＡＤＲにセツトされたアドレス信号ＡＯ
Ｏ〜Ａｌ５及びデータレジスタＤＴＲにセツトされたデ
ータＢＯＯ〜Ｂｌ５がそれぞれデータバスに送出され、
アドレス信号により指定されたスレーブ装置はインバー
タＩＮ８及びアンド回路Ａ７を介してデータバス上のデ
ータを記憶部ＭＥＭに加えて、指定されたアドレスにそ
のデータを書込むことになる。
レーブ装置のアクセスタイムは７５０ｎＳであることに
なる。前述の如き動作を行なつてデータバス上のデータ
が取込まれ、比較回路ＣＰＲＡの比較一致出力信号ＣＥ
ＮＤが例えばＴ５のタイミングでゞ１″となると、フリ
ップフロップＦＦｌ，ＦＦ２及び時間計数カウンタＭＣ
Ｔがりセツトされ、データ転送が終了する。又ライト動
作時は、データ転送動作指令信号＊ＭＯＶＥがゞ０″、
データ転送方向指示信号＊ＤＲＣＴが′０″となり、ア
ドレスレジスタＡＤＲにセツトされたアドレス信号ＡＯ
Ｏ〜Ａｌ５及びデータレジスタＤＴＲにセツトされたデ
ータＢＯＯ〜Ｂｌ５がそれぞれデータバスに送出され、
アドレス信号により指定されたスレーブ装置はインバー
タＩＮ８及びアンド回路Ａ７を介してデータバス上のデ
ータを記憶部ＭＥＭに加えて、指定されたアドレスにそ
のデータを書込むことになる。
又マスタ装置ＭＳＴが複数個設置されたシステムに於い
ては、第５図に示すように、データ転送制御回路の時間
計数カウンタＭＣＴ、比較回路ＣＰＲＡ，ＣＰＲＢを共
通化した共通制御回路ＢＳＣを設けることにより、経済
的なシステムを構成することができる。
ては、第５図に示すように、データ転送制御回路の時間
計数カウンタＭＣＴ、比較回路ＣＰＲＡ，ＣＰＲＢを共
通化した共通制御回路ＢＳＣを設けることにより、経済
的なシステムを構成することができる。
以上説明したように、本発明は、スレーブ装置からのデ
ータ転送速度指示信号（アクセスタイム信号、サイクル
タイム信号）と時間計数回路（時間計数カウンタ）の計
数内容とを比較してデータ転送制御を行なうもので、デ
ータ転送速度の異なるスレーブ装置が混在して収容され
ている場合にも、それぞれのデータ転送速度に対応した
速度で同期式によりデータを転送することができるもの
となる。
ータ転送速度指示信号（アクセスタイム信号、サイクル
タイム信号）と時間計数回路（時間計数カウンタ）の計
数内容とを比較してデータ転送制御を行なうもので、デ
ータ転送速度の異なるスレーブ装置が混在して収容され
ている場合にも、それぞれのデータ転送速度に対応した
速度で同期式によりデータを転送することができるもの
となる。
また、時間要素としては時間計数回路をマスタ装置にだ
け設けれはよいので、スレーブ装置の個数が多くなつて
も経済的にも不利とはならない。
け設けれはよいので、スレーブ装置の個数が多くなつて
も経済的にも不利とはならない。
さらに、スレーブ装置がデータ転送動作指令を受取つた
ことにより設定されているデータ転送時間をマスタ装置
に送る構成であるため、制御信号のやりとりを行なう必
要がなく、転送動作を高速で行なうことができる。
ことにより設定されているデータ転送時間をマスタ装置
に送る構成であるため、制御信号のやりとりを行なう必
要がなく、転送動作を高速で行なうことができる。
第１図はデータ転送システムのプロツク線図、第２図は
本発明の実施例のマスタ装置のデータ転送制御回路のプ
ロツク線図、第３図は本発明の実施例のスレーブ装置の
データ転送制御回路のプロツク線図、第４図は動作説明
用タイムチヤート、第５図は本発明の他の実施例のプロ
ツク線図であるＭＳＴはマスタ装置、ＳＬＶはスレーブ
装置、ＭＣＴは時間計数カウンタ、ＦＦｌ，ＦＦ２はフ
リツプフロツプ、ＣＰＲＡ，ＣＰＲＢは比較回路、ＡＤ
Ｒはアドレスレジスタ、ＤＴＲＡ，ＤＴＲＢはデータレ
ジスタ、ＤＥＣはデコーダ、ＳＣ，ＳＡは設定器、ＭＥ
Ｍは記憶部である。
本発明の実施例のマスタ装置のデータ転送制御回路のプ
ロツク線図、第３図は本発明の実施例のスレーブ装置の
データ転送制御回路のプロツク線図、第４図は動作説明
用タイムチヤート、第５図は本発明の他の実施例のプロ
ツク線図であるＭＳＴはマスタ装置、ＳＬＶはスレーブ
装置、ＭＣＴは時間計数カウンタ、ＦＦｌ，ＦＦ２はフ
リツプフロツプ、ＣＰＲＡ，ＣＰＲＢは比較回路、ＡＤ
Ｒはアドレスレジスタ、ＤＴＲＡ，ＤＴＲＢはデータレ
ジスタ、ＤＥＣはデコーダ、ＳＣ，ＳＡは設定器、ＭＥ
Ｍは記憶部である。
Claims (1)
- 【特許請求の範囲】 １ 任意数のマスタ装置と複数のスレーブ装置とをデー
タバスにより接続してデータの転送を行なう方式におい
て、前記マスタ装置が時間計数回路を備え、前記スレー
ブ装置がそれぞれ自己のデータ転送速度を示すデータ転
送時間を設定した設定器を備え、前記マスタ装置からデ
ータ転送動作指令を受けた際に前記スレーブ装置がマス
タ装置に前記設定器に設定されたデータ転送時間を送り
、マスタ装置がこのデータ転送時間と前記時間計数回路
との内容を比較してデータ転送制御動作を行なうことを
特徴とするデータ転送制御方式。 ２ 前記時間計数回路を複数のマスタ装置に共通に設け
たことを特徴とする特許請求の範囲第１項記載のデータ
転送制御方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3969576A JPS596408B2 (ja) | 1976-04-07 | 1976-04-07 | デ−タ転送制御方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3969576A JPS596408B2 (ja) | 1976-04-07 | 1976-04-07 | デ−タ転送制御方式 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS52122436A JPS52122436A (en) | 1977-10-14 |
| JPS596408B2 true JPS596408B2 (ja) | 1984-02-10 |
Family
ID=12560159
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3969576A Expired JPS596408B2 (ja) | 1976-04-07 | 1976-04-07 | デ−タ転送制御方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS596408B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942108U (ja) * | 1982-09-10 | 1984-03-19 | セイレイ工業株式会社 | スライドロ−タリに付加するスイング機構 |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS57176463A (en) * | 1981-04-24 | 1982-10-29 | Hitachi Ltd | Data processor |
| JPH0772891B2 (ja) * | 1987-02-13 | 1995-08-02 | 株式会社東芝 | データ伝送方法 |
-
1976
- 1976-04-07 JP JP3969576A patent/JPS596408B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5942108U (ja) * | 1982-09-10 | 1984-03-19 | セイレイ工業株式会社 | スライドロ−タリに付加するスイング機構 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS52122436A (en) | 1977-10-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5701417A (en) | Method and apparatus for providing initial instructions through a communications interface in a multiple computer system | |
| US4615017A (en) | Memory controller with synchronous or asynchronous interface | |
| JPS5933553U (ja) | プロセツサ | |
| US10657039B2 (en) | Control device for a motor vehicle | |
| JPS5983233A (ja) | 可変サイクル・タイム・マイクロコンピユ−タ | |
| US3961312A (en) | Cycle interleaving during burst mode operation | |
| JPS61118850A (ja) | マイクロプロセツサ | |
| JPS5833570B2 (ja) | バスソシキオソナエルケイサンキシステム | |
| JPS596408B2 (ja) | デ−タ転送制御方式 | |
| JPS581451B2 (ja) | デ−タ転送方式 | |
| JPS61166647A (ja) | マイクロプロセツサ装置およびアドレス可能なメモリから情報を読出すためのアクセス方法 | |
| JP2555084B2 (ja) | マイクロプロセツサ | |
| JPS6383844A (ja) | マイクロプロセツサシステム | |
| JPH0115900B2 (ja) | ||
| JPS5821734B2 (ja) | ダイレクトメモリアクセス制御方式 | |
| JPH0542525Y2 (ja) | ||
| JPS59229662A (ja) | 共有メモリ制御回路 | |
| JPS584468A (ja) | マイクロプロセツサシステム | |
| JPS61161560A (ja) | メモリ装置 | |
| JPS6019816B2 (ja) | マイクロプログラム制御アダプタ | |
| JPH02136921A (ja) | レジスタアクセス方式 | |
| JP2544015B2 (ja) | マイクロプログラム処理装置 | |
| JPS58149550A (ja) | メモリアクセス方式 | |
| JPS62125460A (ja) | Ｉ／ｏアクセス方式 | |
| JPS6341973A (ja) | マルチプロセツサシステム |