JPS5961145A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5961145A JPS5961145A JP17126382A JP17126382A JPS5961145A JP S5961145 A JPS5961145 A JP S5961145A JP 17126382 A JP17126382 A JP 17126382A JP 17126382 A JP17126382 A JP 17126382A JP S5961145 A JPS5961145 A JP S5961145A
- Authority
- JP
- Japan
- Prior art keywords
- film
- solid state
- mosi2
- metal
- etching
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（１）発明の技術分野
本発明は半導体装置の製造方法、詳しくは集積回路（Ｉ
Ｃ）、大規模集積回路（ＬＳＩ）等の配線形成に通當用
いられるフメトリソグラフィ技術を用いることなく金属
シリサイド配線パターン等を形成する方法に関する。
Ｃ）、大規模集積回路（ＬＳＩ）等の配線形成に通當用
いられるフメトリソグラフィ技術を用いることなく金属
シリサイド配線パターン等を形成する方法に関する。
（２）技術の背景
Ｉｃ、 ＬＳＩ等の配線は従来多結晶シリコン（ポリシ
リコン）を用いて形成されてきたが、最近は金属シリサ
イド（例えばモリブデン・シリサイドＭｏ５ｉ２）が用
いられるようになっている。その理由は、金属シリサイ
ドの電気抵抗率（ρ）がポリシリコンのそれに比べて１
桁以上小であり、しかも、金属シリサイドを用いる配線
パターン形成はポリシリコンを用いる配線パターンの形
成と同しようなニ［程でなされうるからである。
リコン）を用いて形成されてきたが、最近は金属シリサ
イド（例えばモリブデン・シリサイドＭｏ５ｉ２）が用
いられるようになっている。その理由は、金属シリサイ
ドの電気抵抗率（ρ）がポリシリコンのそれに比べて１
桁以上小であり、しかも、金属シリサイドを用いる配線
パターン形成はポリシリコンを用いる配線パターンの形
成と同しようなニ［程でなされうるからである。
ところで、配線パターン形成は従来のフォトリソクラフ
ィ技術を用いてなされた。第１図を参照すると、シリコ
ン基板ｌ上の酸化膜（二酸化シリコン５ｉ０２膜）２の
上にＭｏ５ｉ２ＩＩ央３を堆ＩＲ（デボジソロし、全面
にレジスト膜を塗布形成し、次いでそれをパクーニング
してレジストパターン４を作り、レジストパターン４を
マスクにしてＭｏ５４２膜３をエツチングして、図に斜
線を付して示す部分以外を除去し、続いてレジストパタ
ーン４を除去すると、 ５ｉ０２膜２の−ＦにＭｏＳｉ
２のパターンが形成される。
ィ技術を用いてなされた。第１図を参照すると、シリコ
ン基板ｌ上の酸化膜（二酸化シリコン５ｉ０２膜）２の
上にＭｏ５ｉ２ＩＩ央３を堆ＩＲ（デボジソロし、全面
にレジスト膜を塗布形成し、次いでそれをパクーニング
してレジストパターン４を作り、レジストパターン４を
マスクにしてＭｏ５４２膜３をエツチングして、図に斜
線を付して示す部分以外を除去し、続いてレジストパタ
ーン４を除去すると、 ５ｉ０２膜２の−ＦにＭｏＳｉ
２のパターンが形成される。
（３）従来技術と問題点
上記した工程はその数か多く、作業に時間かかかるとこ
ろに問題がある。レジスト１１ψのパターニングにはマ
スクを用意し、プレヘーク、露光、現像、ボストヘーク
、エツチング、レジストＡｌｌ Ａｌｔの工程を要する
。それでは、シリサイド化された金属で配線、電極等を
形成するについて、前記した電気抵抗率の面での利点が
、製造歩留りがよくないことによって失われる結果にな
る。
ろに問題がある。レジスト１１ψのパターニングにはマ
スクを用意し、プレヘーク、露光、現像、ボストヘーク
、エツチング、レジストＡｌｌ Ａｌｔの工程を要する
。それでは、シリサイド化された金属で配線、電極等を
形成するについて、前記した電気抵抗率の面での利点が
、製造歩留りがよくないことによって失われる結果にな
る。
（４）発明の目的
本発明は上記従来の問題点に鑑み、ＩＣ，ＬＳＩ等の金
属シリサイドの配線パターンの形成に、従来用いられた
フォトリソグラフィ技術を用いることなく、より少ない
工程と短い時間でシリサイｌ−化された金属で配線、電
極等のパターンを形成する方法を提供することを目的と
する。
属シリサイドの配線パターンの形成に、従来用いられた
フォトリソグラフィ技術を用いることなく、より少ない
工程と短い時間でシリサイｌ−化された金属で配線、電
極等のパターンを形成する方法を提供することを目的と
する。
（５）発明の構成
そしてこの１」的は本発明によれは、半導体基板上に絶
縁膜、多結晶シリコン映および金属膜をλ１１１に形成
する土、１１シ該金属１模および該多結晶シリコンｊ１
ψに選択的にエネルギー線を照射Ｊる」−程、およびエ
ネルギー線照射された部分を除く前記金属膜と多結晶シ
リコン膜をエツチング除去する工程を含むことを特徴と
する半導体Ｗｉ′ｌ￥の製造方法を提供することによっ
て達成される。
縁膜、多結晶シリコン映および金属膜をλ１１１に形成
する土、１１シ該金属１模および該多結晶シリコンｊ１
ψに選択的にエネルギー線を照射Ｊる」−程、およびエ
ネルギー線照射された部分を除く前記金属膜と多結晶シ
リコン膜をエツチング除去する工程を含むことを特徴と
する半導体Ｗｉ′ｌ￥の製造方法を提供することによっ
て達成される。
（６）発明の実施例
以下、本発明の実施例を図面によって詳述する。
本願の発明者は実験によって、レーザビームを用いるモ
リブデンシリサイド（ＭｏＳｉ２）の形成が可能である
ことを確認した。
リブデンシリサイド（ＭｏＳｉ２）の形成が可能である
ことを確認した。
第２図を参照すると、シリコン基板１１上にモリブデン
を例えば蒸着法によって堆積し、モリブデンの一部にレ
ーザビームを照射すると、レーザビーム照射によって熱
せられた部分１４に固相−固相反応によってＭｏＳｉ２
が得られる。
を例えば蒸着法によって堆積し、モリブデンの一部にレ
ーザビームを照射すると、レーザビーム照射によって熱
せられた部分１４に固相−固相反応によってＭｏＳｉ２
が得られる。
本発明においては上記した原理を利用するものであり、
第３図に本発明の方法を実施する工程における半導体装
置の要部が断面図で示される。
第３図に本発明の方法を実施する工程における半導体装
置の要部が断面図で示される。
先ず第３図ｆａｔに示される如く、シリコン基板２１上
に例えば熱酸化法によって酸化膜（ＳｉＯ２膜）２２を
１．０μｍの膜厚に成長し、 ５ｉ０２１に’２２の上
に化学気相成長法（Ｃν１〕法）でポリシリコン膜２３
を１．８μｍの膜厚に成長し、ポリシリコン膜２３上に
掬着法でモリブデン膜模２４を０．６μｍの膜厚に堆積
する。
に例えば熱酸化法によって酸化膜（ＳｉＯ２膜）２２を
１．０μｍの膜厚に成長し、 ５ｉ０２１に’２２の上
に化学気相成長法（Ｃν１〕法）でポリシリコン膜２３
を１．８μｍの膜厚に成長し、ポリシリコン膜２３上に
掬着法でモリブデン膜模２４を０．６μｍの膜厚に堆積
する。
次いで、同図ｆｂｌに示されるように、パターン形成予
定領域上にレーザビーム２５を照射する。レーザビーム
はアルゴンレーザのビーム径１０μｍのものを用い（パ
ワー１．５Ｗ） 、スキャン（ｉ？ｌ） ｉ１度は毎秒
５．０８〜１０．１６ｃｍ （２〜４インチ）とする
。
定領域上にレーザビーム２５を照射する。レーザビーム
はアルゴンレーザのビーム径１０μｍのものを用い（パ
ワー１．５Ｗ） 、スキャン（ｉ？ｌ） ｉ１度は毎秒
５．０８〜１０．１６ｃｍ （２〜４インチ）とする
。
このレーザビームはガウシアン型のビームであるので、
ビームの強度分布において３．５μｍの幅の範囲でＭＯ
とＳｒの固相−固相反応を発生さ−１るに足るエネルギ
ー強度が得られる。なお、レーザビームばレンズを用い
その幅を１μｍの幅にまでしはることが可能である。か
かるレーザビーム照射によって、モリブデン膜２４とポ
リシリコン膜２３にわたゲてモリブデン／リグ・イト部
（ＭｏＳｉ２部）２５がマスク等を用いることなく、選
択的かつ直接的に形成される。
ビームの強度分布において３．５μｍの幅の範囲でＭＯ
とＳｒの固相−固相反応を発生さ−１るに足るエネルギ
ー強度が得られる。なお、レーザビームばレンズを用い
その幅を１μｍの幅にまでしはることが可能である。か
かるレーザビーム照射によって、モリブデン膜２４とポ
リシリコン膜２３にわたゲてモリブデン／リグ・イト部
（ＭｏＳｉ２部）２５がマスク等を用いることなく、選
択的かつ直接的に形成される。
次に、第３図ｔｅｌに示される如く、りん十硝酸（両者
の比率は１０（Ｍｌ）のエツチング液を用Ｇ′Ｉて、シ
リサイド反応を発生させなかったモリブデンをエツチン
グ除去し、ＭｏＳｉ２部２５を部分的に露出する。
の比率は１０（Ｍｌ）のエツチング液を用Ｇ′Ｉて、シ
リサイド反応を発生させなかったモリブデンをエツチン
グ除去し、ＭｏＳｉ２部２５を部分的に露出する。
次いで、第３図（ｄｌに示される如く、シリサイド化さ
れなかったポリシリコン（Ｍｏ５４２部分２５を除くポ
リシリコン膜２３）を、ＣＦｑ −１−０２カスを用い
るプラスマエソチングで９．５分工・ノチングし、Ｍｏ
Ｓｉ２部２５を除くポリシリコン膜２３を除去する。
れなかったポリシリコン（Ｍｏ５４２部分２５を除くポ
リシリコン膜２３）を、ＣＦｑ −１−０２カスを用い
るプラスマエソチングで９．５分工・ノチングし、Ｍｏ
Ｓｉ２部２５を除くポリシリコン膜２３を除去する。
このエツチングにおいて、Ｍｏ５ｉ２ｔ４１＋２５も同
時にエツチングされるが、ＭｏＳ ｉ２がポリシリコン
に比ベエノヂングレートがかなり遅いので、ＭｏＳ、１
２Ｑｌ（２５のパターンの形成が可能となる。
時にエツチングされるが、ＭｏＳ ｉ２がポリシリコン
に比ベエノヂングレートがかなり遅いので、ＭｏＳ、１
２Ｑｌ（２５のパターンの形成が可能となる。
以−ヒにおいてはレーザビームを用いるシリサイド化に
ついて説明したが、電子ビーム（ＵＢ）を用いるときは
、ＥＢ発生装置は複雑なものではあるがサブミクロンの
線幅のパターンか形成されうるちのであり、それ以外に
も必要に応してランプ光を用いるなどしてシリサイド化
は一般にエネルギ−線を用いて実現可能である。なおし
Ｂを用いるときは、レーザビームの場合の如く反射がな
いのでリフ率が良いという利点がある。
ついて説明したが、電子ビーム（ＵＢ）を用いるときは
、ＥＢ発生装置は複雑なものではあるがサブミクロンの
線幅のパターンか形成されうるちのであり、それ以外に
も必要に応してランプ光を用いるなどしてシリサイド化
は一般にエネルギ−線を用いて実現可能である。なおし
Ｂを用いるときは、レーザビームの場合の如く反射がな
いのでリフ率が良いという利点がある。
更に、レーザ照射で作成された金属シリザイト配線等は
、熱分解しない特性をもつことも見出された。
、熱分解しない特性をもつことも見出された。
また上記においてはモリブデンを例に説明したが、他の
金ｊ；ハを用いても同様の結果かｉ？られることも６′
ｌ忍された。
金ｊ；ハを用いても同様の結果かｉ？られることも６′
ｌ忍された。
（７）発明の効果
以上、詳細に説明したように、本発明の方法によれば、
エネルギー線を用いる金属とシリコンの固相−固相反応
を、選択的にかつ直接的に発生さ一已、所要の金属シリ
サイドの配線、電極等のパターン形成が、従来のフォト
リソグラフィ技術に比べ、少ない工程数とより短い作業
時間で可能となるので、半導体装置製造歩留りの向上に
効果大である。
エネルギー線を用いる金属とシリコンの固相−固相反応
を、選択的にかつ直接的に発生さ一已、所要の金属シリ
サイドの配線、電極等のパターン形成が、従来のフォト
リソグラフィ技術に比べ、少ない工程数とより短い作業
時間で可能となるので、半導体装置製造歩留りの向上に
効果大である。
第１図は従来の方法によるＭｏＳｉ２パターン形威力法
を説明するための半導体装置要部の断面図、第２図は本
発明の詳細な説明Ｊるためのンリコン基板上のモリブデ
ン膜の要部の１Ｄｉ面図、第３図は本発明の方法を実施
する工程における半導体装置要部の断面図である。 ２１−シリコン基板、２２−酸化膜、 ２３−ポリシリコン膜、２４−モリブデン膜、２５−Ｍ
ｏＳｉ２部 第 ７−キ ド喜 ２５ ３ ２ ２１ ／２４ ２３ ２２ 〜２１
を説明するための半導体装置要部の断面図、第２図は本
発明の詳細な説明Ｊるためのンリコン基板上のモリブデ
ン膜の要部の１Ｄｉ面図、第３図は本発明の方法を実施
する工程における半導体装置要部の断面図である。 ２１−シリコン基板、２２−酸化膜、 ２３−ポリシリコン膜、２４−モリブデン膜、２５−Ｍ
ｏＳｉ２部 第 ７−キ ド喜 ２５ ３ ２ ２１ ／２４ ２３ ２２ 〜２１
Claims (1)
- 半導体基板上に絶縁膜、多結晶シリコン膜および金属１
崩を順に形成する工程、該金属膜および該多結晶シリコ
ン膜に選択的にエネルギー線を照射する工程、およびエ
ネルギー線照射された部分を除く前記金属膜と多結晶シ
リコン膜をエツチング除去する工程を含むことを特徴と
する半導体装置ｙのＭ造力ｌ去。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17126382A JPS5961145A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17126382A JPS5961145A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5961145A true JPS5961145A (ja) | 1984-04-07 |
Family
ID=15920080
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17126382A Pending JPS5961145A (ja) | 1982-09-30 | 1982-09-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5961145A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673450A (en) * | 1979-11-21 | 1981-06-18 | Toshiba Corp | Manufacture of semiconductor device |
-
1982
- 1982-09-30 JP JP17126382A patent/JPS5961145A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5673450A (en) * | 1979-11-21 | 1981-06-18 | Toshiba Corp | Manufacture of semiconductor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6451512B1 (en) | UV-enhanced silylation process to increase etch resistance of ultra thin resists | |
| US4417946A (en) | Method of making mask for structuring surface areas | |
| JP3445652B2 (ja) | 集積回路基板の上に位置するパターン化層を形成する方法 | |
| JPH0620062B2 (ja) | 半導体デバイスの製造方法 | |
| KR100375908B1 (ko) | 건식마이크로리소그래피처리 | |
| JP5036726B2 (ja) | フォトリソグラフィ用基体の改善されたエッチング方法 | |
| KR100287130B1 (ko) | 포토레지스트막 및 그의 패턴형성방법 | |
| US5888846A (en) | Method for microfabricating diamond | |
| CN114300354A (zh) | 一种非对称半导体结构的制作方法 | |
| JP3271616B2 (ja) | 電子線露光用マスク及びその製造方法 | |
| US5064748A (en) | Method for anisotropically hardening a protective coating for integrated circuit manufacture | |
| JPS5961145A (ja) | 半導体装置の製造方法 | |
| JP3113040B2 (ja) | 半導体装置の製造方法 | |
| EP0308588B1 (en) | Semiconductor-on-insulator fabrication method | |
| US6428939B1 (en) | Enhanced bright peak clear phase shifting mask and method of use | |
| JP3203845B2 (ja) | ゲート電極の形成方法 | |
| JPH0744147B2 (ja) | アスペクト比の高い吸収体パターンを含む解像力の高いｘ線マスク | |
| JP2586700B2 (ja) | 配線形成方法 | |
| JPH03105919A (ja) | 半導体装置の製造方法 | |
| KR0151014B1 (ko) | 반도체 소자 미세패턴 형성방법 | |
| JPS6348829A (ja) | ドライエツチング方法 | |
| JPS62219525A (ja) | 光照射エツチング法 | |
| JPH05121310A (ja) | レジスト・パターンの形成方法 | |
| JPH05303210A (ja) | パターン形成方法 | |
| JPH05326503A (ja) | 線パターンの形成方法 |