JPS6348829A - ドライエツチング方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の目的〕 （産業上の利用分野） 本発明は、エツチング方法に係わり、特に半導体集積回
路の微細なパターンを形成するためのエツチング方法に
関する。

（従来の技術） 最近、高集積デバイスの集積度を一層高める技術として
、Ｓｉ基板に間口が狭く（φ１訓以下）深い（３〜５−
以上）開孔を形成しその孔の側壁表面をキャパシタ（各
号）に使用したり、おるいはその孔に絶縁物を埋め込み
、素子分離領域を形成する技術が注目を集めている。

これらの開孔を形成する技術としては現在、反応性イオ
ンエツチング法（ＲＩＥ）や反応性イオンビームエツチ
ング法（ＲＩＢＥ）などが使用されている。これらの方
法では反応性の高いガス（例えば塩素やフッ素などのハ
ロゲン元素を含むガス）のイオンを被エツチング基板に
照射しエツチングを進める。ここでエツチングせずに残
す部分にはエツチングされにくい材料でマスクを形成し
ておく。

このマスクの材料としては多くの場合、フォトレジスト
やＳ！０２膜が使用される。

その理由は、フォトレジストについては光露光法により
直接パターンを形成することが容易であり、またＳ！０
２１ｆ！については３ｉを直接酸化する、あるいは気相
成長法で比較的容易に形成できることと、重金属等の不
純物がなく、半導体材料への汚染が少ないことがある。

これらのマスク材と下地の被エツチング材料のエツチン
グされる速度の比を選択比と呼び、マスク材より被エツ
チング材料が速くエツチングされるほどつまり選択比が
高いほどよいマスク材であるといえる。ざらに前述のよ
うな深い開孔を形成する場合には高い選択比は不可欠と
なる。ところが従来のフォトレジストは塩素系のガスで
エツチングする場合には充分な選択比は得られず、また
熱に弱い。一方、５ｉｎ２においても３ｉ基板に垂直な
開孔を深く形成するため、塩素系のガスな用い、高めの
イオンエネルギーでエツチングを進めると、化学反応と
イオンのスパッタリング作用によりＳ！０２もエツチン
グが進み深い溝を形成するためには充分なマスクとは言
えない。この例を第３図に示す。１は３ｉ基板、９はエ
ツチングマスクのＳ　ｔ　０２　、あるいはレジストで
ある。ここでＳｉをエツチングする選択比が低い場合、
（ト）の如く、マスク９の厚さが減少するとともに側面
１０もエツチングされ寸法が変化してまっずぐなエツチ
ングパターンを得ることができず、上部が開いた形状に
なる。

（発明が解決しようとする問題点） このように、従来のエツチングマスクでは、被エツチン
グ材料との選択比が充分得られず、特に深い溝などを形
成する場合には、所望の深さまでエツチングする前にマ
スクがエツチングされてしまう。

本発明は上記事情を考慮してなされたもので、その目的
とするところは、高い選択比を持ち深い溝などを形成す
る場合に有効なエツチングマスクを使用するエツチング
方法を提供することにある。

（発明の構成） （問題点を解決するための手段） 本発明は被エツチング材料表面に形成されるエツチング
マスクの材料としてシリコンと酸素をほぼ同原子数含む
物質、例えば−酸化ケイ素（Ｓｉｎ）を使用することに
ある。

すなわち、本発明は、シリコンを始めとする半導体材料
や半導体集積回路に使用される材料表面に、電子ビーム
蒸着法などによりＳｉｎ膜を形成し、ＳｉＯ膜パターン
を形成した後この膜をマスクに下地材料とエツチングす
るエツチング方法である。

（作　用） 本発明においては、被エツチング材料表面に形成するマ
スクが、各種エツチング方法において被エツチング材料
である半導体材料などに比ベエッチングされにくく大き
な選択比が得られる。したがって、深い溝を形成覆る場
合においても所望の深さまでエツチングする間にマスク
材がなくなることはない。

（実施例） 以下、本発明の詳細を図示の実施例によって説明する。

第１図は、本発明を用いてＳｉに深い溝を形成する場合
の工程図でめる。まずＳｉ基板１の表面に一酸化シリコ
ン膜２を形成する。この方法は、−１化シリコンのブロ
ックに真空中で電子ビームを照射し加熱し蒸発させてウ
ェハ上へ付着させる電子ビーム蒸着法、あるいは電子ビ
ームの代りにＡｒ＋などの不活性ガスのイオンを照射し
スパッタすることで近くに置いたウェハ上へ堆積させる
スパッタ法がおる。さらにその上に通常のフォトレジス
ト３を塗布する（第１図に））。

次に通常の光露光法で所望のパターン４を形成する。も
ちろん、レジストにパターンを形成する方法は電子ビー
ム露光法やＸ線露光でもよいことは言うまでもない（第
１図ａ＞。

次にレジストのパターンをｓ＊ｏｅ２へ転写する。Ｓｉ
Ｏをエツチングする方法は、通常の反応性イオンエツチ
ング装置を用い、塩素あるいはフッ素を含むガスで特に
試料表面に堆積を生じないガスを使用することが望まし
い。

例えば、ＣＦ４でＳｉＯとエツチングすることは可能で
あるが、ＣＨＦ３ガスでは表面に堆積膜を生じ、エツチ
ングされなくなる。ざらに、通常反応性イオンエツチン
グでは基板がエツチング中にイオンや電子の照射を受は
昇温するため、ウェハの置かれる電極は水冷するなどし
て２０°Ｃ程度に保たれる。ところが３ｉｏのエツチン
グでは冷却した場合、エツチング速度が極めて遅くなる
ことが判明した。すなわち、マスクパターンを形成する
ときは基板温度を数十度〜１００″Ｃ程度に保つことが
有効である。例えば、基板温度を５０°Ｃとした場合、
Ｑ２ガスを用いて毎分０．１−程度の速度でエツチング
されることを確認した。

次にこのようにして形成したマスクを用いて下地のシリ
コン基板に深い溝を形成する。マグネトロン放電を用い
た低真空型ＲＩＥ装置（１９８ＢＳｙｍｐｏｓｉｕｍ　
ｏｎ　ＶＬＳＩ　Ｔｅｃｈｎｏｌｏｇｙ、　Ｄｉｇｅｓ
ｔ　ｏｆ　Ｔｅｃｈｎｉｃａｌ　Ｐａｐｅｒｓ、　５ｅ
ｓｓｉｏｎ　１−２　）を用いた場合、Ｑ２ガスで３ｉ
基板を０．８−１分でエツチング可能である。この時Ｓ
！０２をマスクに使用すると、その選択比は約１０であ
るから、１−厚のマスクでエツチング可能な深さは１０
即以下である。ここで本発明のエツチング方法を用いる
と、基板を２０’Ｃに冷却した場合のＳｉＯのエツチン
グ速度が約０．０１ＪＪＪＲ１分以下であることがら選
択比は８０以上あり、例えば厚さ１朗のマスクを形成し
た場合、数１０−の３ｉの溝を形成するのに充分なマス
クとして使用できることがわかる。このように本発明は
１０−以上の深いエツチングを行う場合に特に有効であ
る。また、ＳｉＯはＳ！Ｏｚと同様に８１に汚染等を与
えることもなくＳ＋を用いた半導体装置の製造には最適
の材料の１つであると考えられる。

第２図に本発明のマスクを形成する他の例を示す。Ｓｉ
Ｏは冷却した状態ではエツチングされにくいため、リフ
トオフ法を利用してマスクを形成する例である。まず、
３ｉ基板１上の溝を形成したい部分５の上にレジストパ
ターン４をつくる（第２図に））。次に、この上にＳｉ
Ｏ膜２を堆積する（第２図（ハ））。こうするとＳｉＯ
膜はマスクの端部６では堆積しにくく、“す７が発生す
る。

ここでレジストを溶解、分解あるいはエツチングし除去
するとレジスト表面に形成された膜もすべて取り除かれ
る。したがって、レジスト４の形成されていない部分８
にＳｉＯが残り、これをマスクとして利用することがで
きる。

本発明は上述の３ｉをエツチングする例に限らず、特に
深い溝を形成する場合に有効であり、Ｇｅなどの半導体
を始め、Ｓ！Ｏｚなど絶縁物にも応用できる。また、半
導体装置に限らず、各種反射板やフィルタに利用される
グレーティングや、マイクロセンサなどの作製にも有力
な手段となる。

ざらに、アルミニウムなどの金属やモリブデンシリサイ
ドなどの３ｉ合金にも使用できることは言うまでもない
。いずれの場合も下地のエツチング時には充分に冷却を
行うことで本発明の効果は強く発揮される。

〔発明の効果〕

以上詳述したように本発明によれば、ＳｉＯをエツチン
グマスクに使用することにより、被エツチング材料に対
し高い選択比を持つマスクが可能となる。したがって、
半導体集積回路の超高集積化に奇与する深い溝を形成す
ることが可能となる。

ざらに、半導体材料を汚染したり、電気的特性を変える
ような不純物がなく、マスク材として最適である。

【図面の簡単な説明】

第１図及び第２図は本発明の詳細な説明するだめの工程
断面図、第３図は従来例を示す工程断面図である。 １・・・８１基板　　　　　２・・・ＳｉＯ膜３・・・
レジスト膜　　　　４・・・レジストパターン５・・・
溝　　　　　　　　７・・・“す９・・・従来のマスク 代理人　弁理士　則　近　憲　佑 同　　　　竹　花　喜久男 第　　１　　図 ￥１図 ＠　２　　図

Claims (6)

【特許請求の範囲】
1. （１）被エッチング材料表面にエッチングマスクのパタ
   ーンを形成した後、前記被エッチング材料をエッチング
   する方法において前記エッチングマスク材料としてシリ
   コンと酸素をほぼ同原子数含む物質を使用することを特
   徴とするドライエッチング方法。
2. （２）エッチングマスク材料物質は一酸化シリコンであ
   る特許請求の範囲第１項記載のドライエッチング方法。
3. （３）前記被エッチング材料は、単結晶、多結晶シリコ
   ンなどの半導体、二酸化シリコンなどの絶縁物、アルミ
   ニウムなどの金属あるいはモリブデンシリサイドのよう
   な半導体−金属合金であることを特徴とする特許請求の
   範囲第１項記載のドライエッチング方法。
4. （４）前記被エッチング材料はエッチング中に冷却され
   ることを特徴とする特許請求の範囲第１項記載のドライ
   エッチング方法。
5. （５）前記エッチングの方法は少なくともハロゲン元素
   を含む反応性ガスをＲＦ放電、マイクロ波放電、光照射
   等で励起して行うことを特徴とする特許請求の範囲第１
   項記載のドライエッチング方法。
6. （６）前記ＳｉＯ膜を形成する方法は電子ビーム蒸着法
   あるいはスパッタ法であることを特徴とする特許請求の
   範囲第１項記載のドライエッチング方法。