JPS595981Y2 - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS595981Y2 JPS595981Y2 JP1978180931U JP18093178U JPS595981Y2 JP S595981 Y2 JPS595981 Y2 JP S595981Y2 JP 1978180931 U JP1978180931 U JP 1978180931U JP 18093178 U JP18093178 U JP 18093178U JP S595981 Y2 JPS595981 Y2 JP S595981Y2
- Authority
- JP
- Japan
- Prior art keywords
- heat sink
- mounting hole
- mounting
- resin material
- pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Description
【考案の詳細な説明】
本案は樹脂モールド型の半導体装置の改良に関するもの
である。
である。
一般にこの種半導体装置は例えば第１図〜第２図に示す
ように、取付孔Ａを有する放熱板Ｂに半導体素子Ｃを半
田部材を用いて固定すると共に、半導体素子Ｃの電極と
リードＤとを金属細線Ｅにて接続し、然る後、半導体素
子Ｃを含む主要部分を樹脂材Ｆにて、取付孔Ａに連通ず
る取付部Ｇが形或されるようにモールド被覆して構或さ
れている。
ように、取付孔Ａを有する放熱板Ｂに半導体素子Ｃを半
田部材を用いて固定すると共に、半導体素子Ｃの電極と
リードＤとを金属細線Ｅにて接続し、然る後、半導体素
子Ｃを含む主要部分を樹脂材Ｆにて、取付孔Ａに連通ず
る取付部Ｇが形或されるようにモールド被覆して構或さ
れている。
ところで、この半導体装置は組立に際し、例えば第３図
に示すように、放熱板ＢとリードＤとを同一金属部材よ
り打抜き加工してなるリードフレームが使用されている
のであるが、特に放熱板Ｂはその一端がリードＤによっ
てのみ支持されている関係で、組立工程においてピッチ
が乱れ易い傾向にある。
に示すように、放熱板ＢとリードＤとを同一金属部材よ
り打抜き加工してなるリードフレームが使用されている
のであるが、特に放熱板Ｂはその一端がリードＤによっ
てのみ支持されている関係で、組立工程においてピッチ
が乱れ易い傾向にある。
従って、例えば樹脂材Ｆによるモールド被覆工程におい
て、リードムレームをモールド金型にセットする際に、
放熱板Ｂの取付孔Ａには位置決め兼放熱板固定用のピン
（図示せず）が挿入されるのであるが、放熱板Ｂのピッ
チの乱れ具合いによってはピンが取付孔Ａに挿入できな
かったり、或いは挿入できてもピンの一部が取付孔Ａの
内壁に接触するように配置されたりすることがある。
て、リードムレームをモールド金型にセットする際に、
放熱板Ｂの取付孔Ａには位置決め兼放熱板固定用のピン
（図示せず）が挿入されるのであるが、放熱板Ｂのピッ
チの乱れ具合いによってはピンが取付孔Ａに挿入できな
かったり、或いは挿入できてもピンの一部が取付孔Ａの
内壁に接触するように配置されたりすることがある。
特に前者の状態では手作業によって放熱板Ｂのピッチを
修正しなければならず、モールド作業が極めて煩雑にな
るし、後者の状態では取付孔Ａの内壁面全体を樹脂材Ｆ
にて均一に被覆することができず、部分的に露出するこ
とがあって、放熱板Ｂのシャーシなどの取付体への取付
時に取付体に対し充分なる絶縁性を保つことができなく
なるとし）う欠点がある。
修正しなければならず、モールド作業が極めて煩雑にな
るし、後者の状態では取付孔Ａの内壁面全体を樹脂材Ｆ
にて均一に被覆することができず、部分的に露出するこ
とがあって、放熱板Ｂのシャーシなどの取付体への取付
時に取付体に対し充分なる絶縁性を保つことができなく
なるとし）う欠点がある。
本案はこのような点に鑑み、放熱板の若干のピッチ乱れ
に左右されることなく、樹脂材によるモールド被覆作業
を著しく改善できる上、放熱板の取付体への取付時にお
ける絶縁性の低下を防止できる半導体装置を提供するも
ので、以下実施例について説明する。
に左右されることなく、樹脂材によるモールド被覆作業
を著しく改善できる上、放熱板の取付体への取付時にお
ける絶縁性の低下を防止できる半導体装置を提供するも
ので、以下実施例について説明する。
第４図〜第５図において、１は熱伝導性良好なる金属部
材より打抜き加工によって形或された放熱板であって、
それの一方の端部には取付孔２が形或されている。
材より打抜き加工によって形或された放熱板であって、
それの一方の端部には取付孔２が形或されている。
そして、放熱板１の上面１ａには半導体素子３が半田部
材を用いて固定されている。
材を用いて固定されている。
この半導体素子３の電極は放熱板１の他方の端部に配設
されたリード４に対し、金属細線５にて電気的に接続さ
れている。
されたリード４に対し、金属細線５にて電気的に接続さ
れている。
そして、半導体素子３を含む主要部分は樹脂材６にて、
放熱板１の取付７Ｌ２に連通ずる取付部７が形或される
ようにモールド被覆されている。
放熱板１の取付７Ｌ２に連通ずる取付部７が形或される
ようにモールド被覆されている。
そして、取付部７には樹脂材６の上面より放熱板１の上
面１ａに達する放射状のスリット８が形威されており、
取付孔２の内壁面にモールド被覆される樹脂材６ａは、
ネジ等の取付部材が取付部７内へ挿入され初めに突き当
る端縁内周６ｂをテーパ状に面取りし、他は径方向に等
しい肉厚の筒状体に形威されている。
面１ａに達する放射状のスリット８が形威されており、
取付孔２の内壁面にモールド被覆される樹脂材６ａは、
ネジ等の取付部材が取付部７内へ挿入され初めに突き当
る端縁内周６ｂをテーパ状に面取りし、他は径方向に等
しい肉厚の筒状体に形威されている。
次にこの半導体装置の樹脂モールド方法について第６図
を参照して説明する。
を参照して説明する。
まず、同図ａに示すように、下部金型９に放熱板１を収
納する。
納する。
そして上部金型１０を下降させリード４を上部金型１０
と下部金型９によって挾持する。
と下部金型９によって挾持する。
次に同図ｂに示すように、上部金型１０を貫通するピン
１１を下降させる。
１１を下降させる。
尚、このピン１１は例えば第７図〜第８図に示すように
構戊されている。
構戊されている。
即ち、ピン１１の下端には放熱板１の取付孔２より小径
のピン部１２が形威されており、それの下端より放熱板
１の厚み分だけ上方の部分より放射状に突出部１３，１
３．１３が形威されている。
のピン部１２が形威されており、それの下端より放熱板
１の厚み分だけ上方の部分より放射状に突出部１３，１
３．１３が形威されている。
そして、突出部１３の下端外周部には段部１４が形或さ
れており、さらにピン部１２に向けてテーパ部１５が形
威されている。
れており、さらにピン部１２に向けてテーパ部１５が形
威されている。
ピン１１の下降によってピン部１２が放熱板１の取付孔
２に挿入されると共に、テーパ部１５によって放熱板１
が位置修正される。
２に挿入されると共に、テーパ部１５によって放熱板１
が位置修正される。
そして、ピン部１２の下端が下部金型９に当接されると
、突出部１３の段部１４によって放熱板１の上面１ａが
押圧される。
、突出部１３の段部１４によって放熱板１の上面１ａが
押圧される。
この状態において、下部金型９と上部金型１０とによっ
て構威されたキャビテイに樹脂材を注入することにより
第軟〜第５図に示す半導体装置を得る。
て構威されたキャビテイに樹脂材を注入することにより
第軟〜第５図に示す半導体装置を得る。
このように上部金型１０を貫通して上下動するピン１１
にはそれの下端部分にテーパ部１５が形威されているの
で、金型９，１０内に収納された放熱板間にピッチ乱れ
があっても、ピン１１の取付孔２への挿入の際にテーパ
部１５によって放熱板１が位置修正される。
にはそれの下端部分にテーパ部１５が形威されているの
で、金型９，１０内に収納された放熱板間にピッチ乱れ
があっても、ピン１１の取付孔２への挿入の際にテーパ
部１５によって放熱板１が位置修正される。
従って、樹脂材によるモールド作業性を著しく改善でき
る。
る。
その上、ピン部１２が取付孔２に挿入された状態におい
て、両者は同心的に配置される関係で、そＩ′シぞれの
空間に充填される樹脂材６の厚みを均一化できる。
て、両者は同心的に配置される関係で、そＩ′シぞれの
空間に充填される樹脂材６の厚みを均一化できる。
このために、放熱板１を取付体に固定する際に、取付体
に対する絶縁性を充分に確保できる。
に対する絶縁性を充分に確保できる。
しかも、製造完了した樹脂モールド半導体装置は、その
放熱板の取付孔２ヘネジ等の取付部材を貫通させて被取
付体へネジ締固着などさせる場合、取付孔内壁の筒状体
に形或された樹脂材６ａは、締付荷重も十分耐えること
ができ、固着時に絶縁性が損われる恐れもない。
放熱板の取付孔２ヘネジ等の取付部材を貫通させて被取
付体へネジ締固着などさせる場合、取付孔内壁の筒状体
に形或された樹脂材６ａは、締付荷重も十分耐えること
ができ、固着時に絶縁性が損われる恐れもない。
尚、本案は何ら上記実施例にのみ制約されることなく、
例えばピン１１の突出部１３によるスリット８は３本の
他、２本など適宜に設定できる。
例えばピン１１の突出部１３によるスリット８は３本の
他、２本など適宜に設定できる。
又、取付孔は円形の他、角形に形戊することもできる。
以上のように本案によれば、放熱板の若干のピッチ乱れ
に左右されることなく、樹脂材によるモールド被覆作業
を著しく改善できる上、放熱板の取付体への取付時にお
ける絶縁性の低下を確実に防止できる。
に左右されることなく、樹脂材によるモールド被覆作業
を著しく改善できる上、放熱板の取付体への取付時にお
ける絶縁性の低下を確実に防止できる。
第１図は従来例の要部破断平面図、第２図は第１図のＩ
−Ｉ断面図、第３図はリードフレームの平面図、第４図
は本案の一実施例を示す要部破断乎面図、第５図は第４
図の■Ｉ−Ｉ■断面図、第６図はモールド方法を説明す
るための側断面図、第７図はピンの下面図、第８図は第
７図のＩＩＩ − ＩＩＩ断面図である。 図中、１は放熱板、２は取付孔、３は半導体素子、４は
リード、５は金属細線、６は樹脂材、７は取付部、８は
スリット、６ａはテーパ状６ｂを有する筒状に形戊され
た樹脂材である。
−Ｉ断面図、第３図はリードフレームの平面図、第４図
は本案の一実施例を示す要部破断乎面図、第５図は第４
図の■Ｉ−Ｉ■断面図、第６図はモールド方法を説明す
るための側断面図、第７図はピンの下面図、第８図は第
７図のＩＩＩ − ＩＩＩ断面図である。 図中、１は放熱板、２は取付孔、３は半導体素子、４は
リード、５は金属細線、６は樹脂材、７は取付部、８は
スリット、６ａはテーパ状６ｂを有する筒状に形戊され
た樹脂材である。
Claims (1)
- 取付孔を有する放熱板に半導体素子を固定すると共に、
半導体素子を含む主要部分を樹脂材にて、取付孔に連通
ずる取付部が形或されるようにモールド被覆したものに
おいて、上記放熱板の取付孔内壁にモールド被覆される
樹脂材を、取付部材が挿入され初めに突き当る端縁内周
をテーパ状に面取りし、他は径方向に等しい肉厚の筒状
体に形威したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978180931U JPS595981Y2 (ja) | 1978-12-25 | 1978-12-25 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1978180931U JPS595981Y2 (ja) | 1978-12-25 | 1978-12-25 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5596657U JPS5596657U (ja) | 1980-07-04 |
| JPS595981Y2 true JPS595981Y2 (ja) | 1984-02-23 |
Family
ID=29192614
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1978180931U Expired JPS595981Y2 (ja) | 1978-12-25 | 1978-12-25 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595981Y2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63211638A (ja) * | 1988-01-08 | 1988-09-02 | Nec Home Electronics Ltd | 樹脂封止型半導体装置の製造方法 |
-
1978
- 1978-12-25 JP JP1978180931U patent/JPS595981Y2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5596657U (ja) | 1980-07-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5091341A (en) | Method of sealing semiconductor device with resin by pressing a lead frame to a heat sink using an upper mold pressure member | |
| US5825085A (en) | Power semiconductor device, armoring case thereof and method for manufacturing the same | |
| JPS6220705B2 (ja) | ||
| US4750030A (en) | Resin-molded semiconductor device having heat radiating plate embedded in the resin | |
| JPS6227750B2 (ja) | ||
| JPS595981Y2 (ja) | 半導体装置 | |
| JPS5926604Y2 (ja) | 半導体装置 | |
| JPH02124598A (ja) | 圧電サウンダーの製造方法 | |
| US4611398A (en) | Integrated circuit package | |
| JPS6011642Y2 (ja) | 半導体装置の樹脂モ−ルド装置 | |
| JPS6233329Y2 (ja) | ||
| JPS595982Y2 (ja) | 半導体装置 | |
| JPH0451514Y2 (ja) | ||
| JPS61219143A (ja) | 樹脂封止形半導体装置の製造方法 | |
| JPH0325409Y2 (ja) | ||
| JPS6244815B2 (ja) | ||
| JPS5818288Y2 (ja) | 半導体装置 | |
| JPH0325934B2 (ja) | ||
| JP2597768Y2 (ja) | 電力半導体装置 | |
| KR830000684Y1 (ko) | 반도체 장치 | |
| JPS6138194Y2 (ja) | ||
| JPS63211638A (ja) | 樹脂封止型半導体装置の製造方法 | |
| JPS6141253Y2 (ja) | ||
| JPS58135691A (ja) | 電気部品の成形組立て方法 | |
| JPS625650A (ja) | 半導体装置用リ−ドフレ−ム |