JPS595903B2 - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS595903B2 JPS595903B2 JP13996477A JP13996477A JPS595903B2 JP S595903 B2 JPS595903 B2 JP S595903B2 JP 13996477 A JP13996477 A JP 13996477A JP 13996477 A JP13996477 A JP 13996477A JP S595903 B2 JPS595903 B2 JP S595903B2
- Authority
- JP
- Japan
- Prior art keywords
- memory
- display
- read
- address
- information code
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
本発明は、コード化された情報（表示情報コードと称す
）を文字または図形パターンコード（表示パターンと称
す）に変換して画面上に表示する表示装置に関する。
）を文字または図形パターンコード（表示パターンと称
す）に変換して画面上に表示する表示装置に関する。
従来の斯種表示装置の一例を第１図に示し説明する。
図において、アドレスカウンタＴは表示部６の画面走査
に同期して一定周期で更新するカウンタであり、リフレ
ッシュメモリ１の該アドレスカウンタ７で示されるアド
レスから表示情報コードが読出されレジスタ２に格納さ
れる。パターン発生器３は文字、図形等のドットパター
ン（表示パターンと称す）を格納する読出専用メモリ等
から構成されており、レジスタ２の内容と表示部６の画
面上の特定の水平走査線を選択する水平カウンタ４の内
容とを受け、リフレッシュメモリ１から読出された表示
情報コードに対応する表示パターンのうち該水平カウン
タ８によつて示される水平走査線に対する並列ドットパ
ターンコードを出力する。この並列ドットパターンコー
ドは並直変換レジスタ４により直列ドットパターンに変
換されたのち、ビデオアンプ５を介して表示部６に送ら
れる。以上の動作の繰り返しにより、表示部６の画面上
にリフレッシュメモ１月の内容が表示される。ところで
、前記リフレッシュメモリ１はＩＣメモリを用いて構成
することが多い。
に同期して一定周期で更新するカウンタであり、リフレ
ッシュメモリ１の該アドレスカウンタ７で示されるアド
レスから表示情報コードが読出されレジスタ２に格納さ
れる。パターン発生器３は文字、図形等のドットパター
ン（表示パターンと称す）を格納する読出専用メモリ等
から構成されており、レジスタ２の内容と表示部６の画
面上の特定の水平走査線を選択する水平カウンタ４の内
容とを受け、リフレッシュメモリ１から読出された表示
情報コードに対応する表示パターンのうち該水平カウン
タ８によつて示される水平走査線に対する並列ドットパ
ターンコードを出力する。この並列ドットパターンコー
ドは並直変換レジスタ４により直列ドットパターンに変
換されたのち、ビデオアンプ５を介して表示部６に送ら
れる。以上の動作の繰り返しにより、表示部６の画面上
にリフレッシュメモ１月の内容が表示される。ところで
、前記リフレッシュメモリ１はＩＣメモリを用いて構成
することが多い。
しかるに最近のＩＣメモリは１個当りのメモリ容量が大
きくなつており、例えば４に×１ビット、１６に×１ビ
ット等になつている。したがつてＩＣメモリ（ｎ×１ビ
ットとする）を用いてリフレッシュメモｌ月を構成する
と、画面文字数ａに比べｎが相当に大きくなつてしまう
ことが多く、リフレッシュメモｌ月は（ｎ−ａ）バイト
分の遊び力性じてしまう。したがつて本発明の目的は、
叙上の如きリフレッシュメモリの余剰容量を有効利用し
装置コストを低減した表示装置を提供することにある。
すなわち本発明の表示装置の特徴は、リフレッシュメモ
リの余剰領域に表示パターンを格納し、まず表示情報コ
ードをリフレッシュメモリより読出し、ついで読出した
表示情報コードに対応する表示パターンをリフレッシュ
メモリから読出すように構・ 成した点にある。次に、
第２図および第３図によつて本発明の一実施例を説明す
る。
きくなつており、例えば４に×１ビット、１６に×１ビ
ット等になつている。したがつてＩＣメモリ（ｎ×１ビ
ットとする）を用いてリフレッシュメモｌ月を構成する
と、画面文字数ａに比べｎが相当に大きくなつてしまう
ことが多く、リフレッシュメモｌ月は（ｎ−ａ）バイト
分の遊び力性じてしまう。したがつて本発明の目的は、
叙上の如きリフレッシュメモリの余剰容量を有効利用し
装置コストを低減した表示装置を提供することにある。
すなわち本発明の表示装置の特徴は、リフレッシュメモ
リの余剰領域に表示パターンを格納し、まず表示情報コ
ードをリフレッシュメモリより読出し、ついで読出した
表示情報コードに対応する表示パターンをリフレッシュ
メモリから読出すように構・ 成した点にある。次に、
第２図および第３図によつて本発明の一実施例を説明す
る。
第２図は本発明による表示装置のプロツク図である。
なお第１図と同一部分には同一符号を付す。メモリ９は
従来のリフレツシユメモリとパターン発生器を兼ねてお
り、その下位アドレスに表示情報コードを格納し上位ア
ドレスに表示パターンを格納している。このメモリ９は
、アドレスカウンタ７の更新間隔に２回アクセスされる
。つまり第３図に示すように、アドレスカウンタ７の更
新間隔（ＩＣＨ）はＡ，Ｂの２つの期間に分割され、メ
モリ９に対しＢ期間で１回目のアクセスが、またＡ期間
で２回目のアクセスが行なわれる。マルチプレクサ１０
は、Ｂ期間にはアドレスカウンタ７の内容を選択してメ
モリ９のアドレス線に供給する。したがつて１回目のメ
モリアクセスでメモリ９のアドレスカウンタ７の内容に
相当するアドレス（下位アドレス）から表示情報コード
が読出されレジスタ１１に格納される。Ａ期間には、レ
ジスタ２の内容と水平カウンタ８の内容および固定アド
レスレジスタ１２の内容（メモリ９の上位アドレスを指
定する固定アドレス情報）がマルチプレクサ１０によつ
て選択されてメモリ９に供給される。かくして１回目の
アクセスで読出された表示情報コードに対応する表示パ
ターンのうち水平カウンタ８によつて示される走査線に
対する並列ドツトパターンコードがメモリ９から読出さ
れ、並直変換レジスタ４によつて直列ドツトパターンに
変換されたのちビデオアンプ５に供給される。以上のよ
うにして、表示部６に一画面分のドツトパターン信号が
供給され、表示画面が完成する。
従来のリフレツシユメモリとパターン発生器を兼ねてお
り、その下位アドレスに表示情報コードを格納し上位ア
ドレスに表示パターンを格納している。このメモリ９は
、アドレスカウンタ７の更新間隔に２回アクセスされる
。つまり第３図に示すように、アドレスカウンタ７の更
新間隔（ＩＣＨ）はＡ，Ｂの２つの期間に分割され、メ
モリ９に対しＢ期間で１回目のアクセスが、またＡ期間
で２回目のアクセスが行なわれる。マルチプレクサ１０
は、Ｂ期間にはアドレスカウンタ７の内容を選択してメ
モリ９のアドレス線に供給する。したがつて１回目のメ
モリアクセスでメモリ９のアドレスカウンタ７の内容に
相当するアドレス（下位アドレス）から表示情報コード
が読出されレジスタ１１に格納される。Ａ期間には、レ
ジスタ２の内容と水平カウンタ８の内容および固定アド
レスレジスタ１２の内容（メモリ９の上位アドレスを指
定する固定アドレス情報）がマルチプレクサ１０によつ
て選択されてメモリ９に供給される。かくして１回目の
アクセスで読出された表示情報コードに対応する表示パ
ターンのうち水平カウンタ８によつて示される走査線に
対する並列ドツトパターンコードがメモリ９から読出さ
れ、並直変換レジスタ４によつて直列ドツトパターンに
変換されたのちビデオアンプ５に供給される。以上のよ
うにして、表示部６に一画面分のドツトパターン信号が
供給され、表示画面が完成する。
以上に述べたように、本発明にあつては表示情報コード
と表示パターンとを共通のメモリの対応する領域（例え
ば、上位アドレス領域と下位アドレス領域）に格納する
ようにしているため、当該メモリをＩＣメモリで構成す
るような場合に、画面文字数（ａ）とＩＣメモリビツト
数５との差によるメモリの遊びを可及的に減らすことが
できる。つまりメモリの遊び部分を表示パターン格納用
メモリとして利用することにより、パターン発生用メモ
リを省略でき、したがつて表示装置のコストを低減でき
る。
と表示パターンとを共通のメモリの対応する領域（例え
ば、上位アドレス領域と下位アドレス領域）に格納する
ようにしているため、当該メモリをＩＣメモリで構成す
るような場合に、画面文字数（ａ）とＩＣメモリビツト
数５との差によるメモリの遊びを可及的に減らすことが
できる。つまりメモリの遊び部分を表示パターン格納用
メモリとして利用することにより、パターン発生用メモ
リを省略でき、したがつて表示装置のコストを低減でき
る。
第１図は従来の表示装置を示すプロツク図、第２図は本
発明による表示装置の一例を示すプロツク図、第３図は
第２図中のマルチプレクサの入力選択タイミングを示す
タイミングダイヤグラムである。 ２・・・・・・レジスタ、４・・・・・・並直変換レジ
スタ、６・・・・・・表示部、７・・・・・・アドレス
カウンタ、８・・・・・・水平カウンタ、９・・・・・
・メモリ、１０・・・・・・マルチプレクサ、１２・・
・・・・固定アドレスレジスタ。
発明による表示装置の一例を示すプロツク図、第３図は
第２図中のマルチプレクサの入力選択タイミングを示す
タイミングダイヤグラムである。 ２・・・・・・レジスタ、４・・・・・・並直変換レジ
スタ、６・・・・・・表示部、７・・・・・・アドレス
カウンタ、８・・・・・・水平カウンタ、９・・・・・
・メモリ、１０・・・・・・マルチプレクサ、１２・・
・・・・固定アドレスレジスタ。
Claims (1)
- １ 第１の領域に表示情報コードを格納し第２の領域に
表示パターンを格納するメモリ、画面走査に同期して更
新するアドレスカウンタ、該アドレスカウンタの更新間
隔内に該メモリに対する２回の読出サイクルを実行する
ものであつて、１回目の読出サイクルで該第１の領域内
の該アドレスカウンタで示されるアドレスから表示情報
コードを読出し、２回目の読出サイクルで該第２の領域
内の当該読出した表示情報コードで示されるアドレスか
ら表示パターンを読出すメモリ読出制御手段、該読出さ
れた表示パターンを画面上に表示する手段とを具備する
表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13996477A JPS595903B2 (ja) | 1977-11-24 | 1977-11-24 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13996477A JPS595903B2 (ja) | 1977-11-24 | 1977-11-24 | 表示装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5472921A JPS5472921A (en) | 1979-06-11 |
| JPS595903B2 true JPS595903B2 (ja) | 1984-02-07 |
Family
ID=15257762
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13996477A Expired JPS595903B2 (ja) | 1977-11-24 | 1977-11-24 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595903B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555155B2 (ja) * | 1986-02-12 | 1993-08-16 | Terumo Corp |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59161185U (ja) * | 1983-04-14 | 1984-10-29 | 株式会社精工舎 | デジタル画像表示回路 |
| US4595996A (en) * | 1983-04-25 | 1986-06-17 | Sperry Corporation | Programmable video display character control circuit using multi-purpose RAM for display attributes, character generator, and refresh memory |
-
1977
- 1977-11-24 JP JP13996477A patent/JPS595903B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0555155B2 (ja) * | 1986-02-12 | 1993-08-16 | Terumo Corp |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5472921A (en) | 1979-06-11 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4742344A (en) | Digital display system with refresh memory for storing character and field attribute data | |
| JPS5852231B2 (ja) | キヤラクタデイスプレイ | |
| EP0106201B1 (en) | Display control circuit for reading display data from a video ram constituted by a dynamic ram, thereby refreshing memory cells of the video ram | |
| JPS595903B2 (ja) | 表示装置 | |
| JP2637724B2 (ja) | 表示制御装置 | |
| US4417318A (en) | Arrangement for control of the operation of a random access memory in a data processing system | |
| JPH0229691A (ja) | 液晶表示装置 | |
| JPS6338715B2 (ja) | ||
| JPH042958B2 (ja) | ||
| JPH071425B2 (ja) | ラスタ走査表示システム | |
| JP2623541B2 (ja) | 画像処理装置 | |
| JPS6228473B2 (ja) | ||
| JP2568716B2 (ja) | Ｃｒｔ表示用回路 | |
| JPS6138473B2 (ja) | ||
| JPS5995589A (ja) | Ｃｒｔ表示装置 | |
| JPS632117B2 (ja) | ||
| JPS58194090A (ja) | デイスプレイ装置 | |
| JPS607478A (ja) | 画像表示装置 | |
| JP2588309Y2 (ja) | 表示制御装置 | |
| JPS5946681A (ja) | ユ−ザ定義ｒａｍへのパタ−ン書込装置 | |
| JPS5937821Y2 (ja) | リフレツシユ型ｃｒｔ表示装置 | |
| JPS61273584A (ja) | 表示装置 | |
| JPS6327713B2 (ja) | ||
| JPS5817487A (ja) | 表示制御装置 | |
| JPS6364798B2 (ja) |