JPS5957471A - 半導体装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は工２Ｌと通常のバイポーラ回路からなるリニア
回路が共存する半導体装置に関する。

〔発明の技術的背景とその問題点〕

ＩＬは通常のバイポーラトランジスタとはエミッ、りと
コレクタの配置を逆にしたいわゆる逆構造パーティカル
トランジメタからなるインバータと、このインバータの
ベースをコレクタとし、前記パーティカルトランジスタ
と相補型のラテラルトランジスタから々るインジェクタ
とを有する論理素子である。このＩ２Ｌは低消費電力で
高速動作が可能であシ、かつ高集積化に適した構造を有
することから注目されており、他のバイポーラトランジ
スタと同時に容易に同一チップ上に集積できることも知
られている。

ところで、チップ上にＩＬのみを形成する場合、素子特
性を考慮に入れなければＩ２Ｌ相互間の素子分離は不要
であシ、例えば第１図に示す構造を有している。

第１図中１はｒ型シリコン基板であり、このＮ加シリコ
ン基板１上にはＮ型エピタキシャル層からなり、ＰＮＰ
ラテラルトランジスタのペース領域を兼ねるＮＰＮパー
ティカルトランジスタのエミッタ領域２が形成されてい
る。このエミッタ領域２は全回路について共通である。

このエミッタ領域２内にはインジェクタ領域３及びＰＮ
Ｐトランジスタのコレクタ領域を兼ねるＮＰＮ　）ラン
ジスタのベース領域４が夫々形成されている。

このペース領域４内にはＮＰＮトランジスタのコレクタ
領域５Ｉ　＋５１が形成されている。前記インジェクタ
領域３上にはインジェクタ電極が形成され、ペース領域
４上にはペース電極が形成されて入力となり、コレクタ
領域５１ｒ５を上にはコレクタ電極が形成されて出力と
なる。

以」二のエミッタ領域２、インジェクタ領域３、ベース
領域４及びコレクタ領域５Ｉ　＋５２によシＩ２Ｌの主
要部が構成されている。更に、前記エミッタ領域２内に
はＩ２孔の主要部を取り囲むＮ１高濃度不純物領域６が
形成されている。

上述したＩＬは以下のような欠点を有する。

すなわち、ＮＰＮパーティカルトランジスタを逆方向動
作させるため、Ｎ１高濃度不純゛物領域６によりＮＰＮ
　）ランジスタのペース電流を低減して電流増幅率の増
大を図っているものの、より電流増幅率を大きくするこ
とが困難である。壕だ、エミッタ領域２に少数キャリア
が蓄積されやすいから、より一層の高速化に対する障害
となっている。

上記欠点を解消するために、第２図に示す如く、第１図
のＮ加高濃度不純物領域６の代わりに、酸化膜７によシ
エＬダートを取シ囲んだ構造のものが知られている。

こうした構造によれば、工２Ｌゲートの横方向に電流が
もれることなく、隣接ダート間の電気的分離が十分に行
われると同時にペース電流が低減するととから上方向電
流増幅率を大きくすることができる。また、ＮＰＮ　ト
ランジスタのエミッターペース容量が低減すると同時に
、ペース領域４側面における少数キャリアの蓄積が低減
することからスイッチングスピードが速くなる。

ところで、第１図及び第２図図示の構造のものは通常の
バイポーラトランジスタからなるリニア回路を同時に形
成でき々いため回路構成の応用範囲が非常に限定される
という欠点がある。

す々わち、ＩＬとリニア回路とを同一チップ上に形成す
るには、再びＮＰＮパーティカルトランジスタとＰＮＰ
ラテラルトランジスタからなるＩ２孔で説明すると、Ｐ
型シリコン基板表面に部分的にＮへ！！埋込み領域を形
成し、Ｎ型エピタキシャル層を成長させた後、Ｐ１型ア
イソレーション領域を形成して、前記Ｎ型エピタキシャ
ル層を工２Ｌが形成される島領域とリニア回路が形成さ
れる島領域とに分離する必要がある。

こうした構造の半導体装置における■２Ｌが形成される
島領域を第３図に示す。

第３図中１１はＰ型シリコン基板であり、このＰ型シリ
コン基板１１には選択的にＮ加埋込み領域１２が形成さ
れている。このＮ１埋込み領域１２が形成された基板１
１上には第２図と同様ＫＮ型エピタキシャル層からなる
ＮＰＮ　トランジスタのエミッタ領域１３、インジェク
タ領域１４、ＮＰＮトランジスタのベース領域７６及び
コレクタ領域１６．　　、１６．が形成され、更にと、
れらを酸化膜１７が取υ囲んでいる。なお、リニア回路
は、前記基板１１に達する図示しないＰ〜アイソレーシ
ョン領域によって分離された、第３図図示の島領域とは
別の島領域に形成される。

しかし、第３図に示す如く、ＩＬとリニア回路を同一チ
ップ上に集積してなる複合集積回路でｌ２Ｌｆ−）を防
電体で取り囲んだ構造の半導体装置においては、Ｉ２Ｌ
設計マーノン上新たに以下のような不利々点が生じる。

上述したリニア回路と共存するＩＬにおいて、エミッタ
電位は金属配線によってバイアスされるのではなく、Ｎ
＋ｍ埋込み領域１２によりバイアスされる。ところが、
ス型埋込み領域１２のシート抵抗値は通常１０〜２ｏΩ
／口と比較的高く、ＩＬダートを大規模に集積した場合
、各ダートのエミッタ電流によシ、前記Ｎ＋２！、す埋
込み領域１２に電位勾配が生じる。このため、各ダート
間でエミッタ電位に差異が生じ、各ダートに均等なイン
ジェクタ電流が注入されなくなって誤動作を起こし易い
という欠点がある。こうした欠点をＮ１型埋込み領域１
２の不純物濃度を高くしで低抵抗化することにより解決
しようとすると、この領域上に形成されるＮ型エピタキ
シャル層の欠陥密度が高くなり、ｌ２Ｌｆ−）の歩留り
低下を招くため有効な解決策とはならない。

上述したようにエミッタ電位に勾配が生じる現象は、多
かれ少なかれＩ２Ｌゲートを集積した場合に不可避な問
題であるが、第３図図示の如く、■２Ｌダートを誘電体
で取シ囲んだ場合により顕著である。

一方、ＩＬとリニア回路とが共存する半導体装置でも、
ＩＬゲートを第３図図示の如く誘電体ではなく、第１図
と同様ＫＮＮ型高濃度不純物領域取り囲んだ構造のもの
では、エミッタ’ｒ＝位をバイアスする場合に、Ｎ＋２
ちり高濃度不純物領域のシート抵抗が通常数０７口以下
と小さいことからエミッタ′亀位に勾配が生じにくくな
る。

しかし、とのようＫＩＬダートをＮ型高濃度不純物領域
で取り囲んだ構造のものでは、第１図の説明で述べた電
流増幅率を大きくすることが困難であり、エミッタ領域
に少数キャリアが蓄積され易く、高速化の障害となると
いう欠点が全く解消されない。また、Ｉ２Ｌ２Ｌダート
分離領域の面積が大きくなり、Ｉ２Ｌの集積度が低下し
てしまう。

〔発明の目的〕

本発明は上記事情に鑑みてなされたものであシ、リニア
回路と共存するＩ２Ｌの各ダートに均等なインジェクタ
電流を注入でき、高性能化を達成し得る半導体装置を提
供することを目的とするものである。

〔発明の概要〕

本発明の半導体装置は、第１導電型の半導体基板と、該
半導体基板に選択的に形成された第２導電型の不純物領
域と、前記基板上に電気的に分離して形成された第２導
電型を有する複数の島状の半導体層と、異なる島状の半
導体層に夫々形成された複数のＩ２Ｌゲート及びリニア
回路とからなる半導体装置において、前記Ｉ２Ｌダート
を少なくとも１つづつ誘電体で取シ囲むとともに該誘電
体下に第２導電型の高濃度不純物領域を形成したことを
特徴とするものである。

上述した半導体装置においては、Ｉ２Ｌのパーティカル
トランジスタのエミッタ電位は第２導電型の高濃度不純
物領域によってバイアスされるが、この領域は低抵抗で
あるので、電位勾配は生じにくい。したがって、各ダー
ト間でエミッタ電位の差異は生じにくく、各ダートに均
等なインジェクタ電流が注入される。

本発明において、第２導電型の高濃度不純物領域のシー
ト抵抗は１０Ω／四以下であることが望ましい。これは
シート抵抗が１ｏΩ／口を超えると、エミッタ電位を実
質的にバイアスする層が第２導電型の埋込み領域のみの
場合と変わらなくなシ、エミッタ電位勾配が大きくなっ
て誤動作を生じやすくなるからである。本発明の効果を
実効的にするためには＠２導電型の高濃度不純物領域の
シート抵抗が第２導電型の埋込み領域のシート抵抗より
小さい必要がある。

〔発明の実施例〕

以下、本発明の実施例を第４図（ａ）〜（ｃ）に示す製
造方法を併記して説明する。

まず、Ｐ型シリコン基板２１に選択的にｓｂを拡散し、
シート抵抗１０〜２０Ω／口のＮ４−Ｂｙ埋込み領域２
２を形成した。次に、厚さ２〜３μｍ１比抵抗１〜２０
副のＮ型エピタキシャル層（ＰＮＰラテラルトランジス
タのペース領域を兼ねるＮＰＮパーティカルトランジス
タのエミッタ領域）２３を形成した。つづいて、選択的
にＰ型不純物を拡散させて前記基板２ノに達する図示し
ないＰ〜アイソレーション領域を形成し、前記Ｎ型エピ
タキシャル層（エミ、り領域）２３をＩ２Ｌが形成され
る島領域とリニア回路が形成される島領域とに分離した
。つづいて、Ｉ２Ｌが形成される島領域の工２Ｌダート
分離領域に選択的にリンもしくは砒素を拡散させ、深さ
２〜３μｍ。

シート抵抗５〜６Ω／口のＮ増高濃度不純物領域２４を
形成した。これと同時に図示しないリニア回路が形成さ
れる島領域にパーティカルＮＰＮトランジスタのコレク
タコンタクト領域を形成した（ε（）４図（ａ）図示）
。

次いで、選択酸化法に従い、Ｉ２Ｌゲート分離領域に厚
さ１〜１．５μｍの酸化膜２５を形成した（第４図（ｂ
）図示）。

次いで、ｊｊＡ択的にＰ型不純物を拡散させ、インジェ
クタ領威２６及びＰＮＰ　）ランジスタのエミッタ領域
を兼ねるＮＰＮ　）ラン・ゾスタのペース領域２７を形
成した。これと同時にり、１７回路が形成される領域に
もＰ型ベース領域を形成した。つづいて、Ｎ型不純物を
選択的に拡散させ、前記ペース領域２７内にＮＰＮトラ
ンジスタのコレクタ領・域２　Ｂ、　　、　２　Ｂ、を
形成した。これと同時にリニア回路が形成される領域に
も向エミッタ領域を形成した。つづいて、全面にＣＶＤ
−５ｉｎ２膜２９を堆積した後、コンタクトホール３０
・・・を開孔した。つづいて全面にＡｔ膜を蒸着した後
、パターニングして、インジェクタ電極ｊ極３１、ペー
ス電極３２及びコレクタ電極３３鳳。

３３！を形成した。これと同時にリニア回路の各１［ｌ
極も形成した。以上の工程によ＃）Ｉ２Ｌとリニア回路
とが共存する半導体装置を製造した（第４図（ｃ）図示
）。

上述（〜た半導体装１１〒は■２Ｌゲートを酸化膜２５
で取り囲むとともに、この酸化膜２５下にＮ九シ高濃度
不純物領域２４を形成した構造となっている。

しかして、上記半導体装置によれば、ＮＰＮ　）ランジ
スタのエミッタ領域２３の電位はＮ１！！高濃度不純物
領域２４によってバイアスされるが、この炉型高濃度不
純物領域２４のシート抵抗は５〜６Ω／口と小さいので
、各ｌ２Ｌｆ−）のエミッタ電流により電位勾配が生じ
にくい３．シたがって、各ｒ−トのエミ、り領域２３の
電位に差異が生じにくく、各ダートに均等なインジェク
タ′解流が注入され、良好々動作特性を示す。また、工
２Ｌゲートを酸化膜２５で取り囲んでいるので電流増幅
率の向上及び高速化の達成という効果があることは勿論
である。

なお、Ｎ九す高濃度不純物領域２４は■２Ｌダートを１
つづつ取り囲むように形成すればエミッタＩＨ−１位を
バイアスする点では望ましいが、高集積化の而では望ま
しくない。したがって、素子特性と高集積化とを考慮し
て複数個の■２Ｌゲートを取り囲むように形成してもよ
い。たとえば、工２Ｌ領域の多くを占める配線領域下に
Ｎ〜高濃度不純物領域２４を形成するようにすれば、高
集積度を損なうことなく、しかも、本発明の効果は十分
に得られる。

〔発明の効果〕

以上詳述した如く、本発明によれば、リニア回路と共存
するＩ２Ｌの各ダートに均等なインジェクタ電流を注入
でき、高性能化を達成し得る半導体装置を提供できるも
のである。

【図面の簡単な説明】

第１図及び第２図は従来のＩ２Ｌを示す断面図、第３図
は従来のＩ２Ｌとリニア回路とが共存した半導体装置の
断面図、第４図（８）〜（ｃ）は本発明の実施例におけ
るＩ２Ｌとリニア回路とが共存した半導体装置を得るだ
めの製造工程を示す断面図である。 ２１・・・Ｐ型シリコン基板、２２・・・Ｎ１型埋込み
領域、２３・・・Ｎ型エピタキシャル層（エミッタ領域
）、２４・・・Ｎ１高濃度不純物領域、２５・・・酸化
膜、２６・・・インジェクタ領域、２７・・・ペース領
域、２　Ｂ＋　　＋　２８２・・・コレクタ領域、２９
・・・ｃｖｎ　−５ｉｏ２膜、３ｏ・・・コンタクトポ
ール、３１・・・インジェクタ電極、３２・・・ペース
電極、３３、．３３．・・・コレクタ電極

Claims (3)

【特許請求の範囲】
1. （１）第１導′屯型の半導体基板と、該半導体基板に選
   択的に形成された第２導電型の不純物領域と、前記基板
   上に電気的に分離して形成された第２導電型を有する複
   数の島状の半導体層と、異なる島状の半導体層忙夫々形
   成された複数のＩ２Ｌケ゛−ト及びリニア回路とからな
   る半導体装置において、前記Ｉ２Ｌゲートを少なくとも
   １つづつ誘電体で取シ囲むとともに該銹電体下に第２導
   電型の高濃度不純物領域を形成したことを特徴とする半
   導体装置。
2. （２）第２導電型の高濃度不純物領域のシート抵抗が１
   ００／口以下であることを特徴とする特許請求の範囲第
   １項記載の半導体装置。
3. （３）第２導電型の高濃度不純物領域がＮ型高濃度不純
   物領域であることを特徴とする特許請求の範囲第１項も
   しくは第２項記載の半導体装置。