JPH0249025B2 - - Google Patents

Description

【発明の詳細な説明】 発明の分野及び従来技術の説明 本発明は特に高周波用、高速スイツチング用も
しくはオブトエレクトロニクス用のホツトエレク
トロントランジスタ及びホツトホールトランジス
タに関するものであるが、これらに限定されるも
のではない。斯るトランジスタは個別のデバイス
に形成することができると共に、もつと複雑な構
造、例えばモノリレツク集積回路に集積すること
ができる。

英国特許出願公開第（GB−Ａ）2056166号に
は、表面に隣接するシリコン表面領域と、その表
面領域の下側を少くとも部分的に延在するベース
領域と、該ベース領域の下側を少くとも部分的に
延在するコレクタ領域と、前記ベース領域と前記
表面領域の少くとも一部分との間にエミツタ−ベ
ース障壁を形成する障壁形成部及び前記ベース領
域とコレクタ領域との間にベース−コレクタ障壁
を形成する障壁形成部を含む半導体本体を具え、
エミツタ−ベース障壁からベース領域を通る電流
の流れが一導電型のホツト電荷キヤリアにより生
ずるようにしたホツトホールトランジスタ及びホ
ツトエレクトロントランジスタが開示されてい
る。斯るトランジスタは多数キヤリア（ユニポー
ラ）装置であつて、高速度又は高周波数で動作す
ることができる。前記表面領域は一導電型として
トランジスタのエミツタの一部とすることがで
き、或は反対導電型の低ドープ領域としてエミツ
タ−ベース障壁の一部とすることができる。

上記英国特許出願公開に開示されているトラン
ジスタの一例において、半導体本体（砒化ガリウ
ム）の一部をエツチングしてトランジスタの種々
の領域の対応する部分をそれらの厚さ全体に亘つ
て除去してエミツタ−ベース障壁及びベース−コ
レクタ障壁を半導体本体の側面で終端させて互に
絶縁すると共に、トランジスタの各領域を表面で
露出させてそれぞれの電極層を接触させている。
しかし、斯るエツチングは、特に集積回路に対し
ては不活性化された略々平坦な表面が一般に望ま
れるのに対し、不活性化されていない非平坦のメ
サ型半導体表面を生ずる。

前記英国特許出願公開並びに米国特許第
4149174号明細書に開示されているトランジスタ
の殆んどはトランジスタの個々の半導体領域の横
方向部分を上側半導体表面まで横方向から取り囲
むように延長させている。時にこれら横方向部分
を形成するために高濃度の追加の表面隣接領域を
設けている。半導体本体（シリコン）の上側表面
は略々平坦にされ、絶縁層で不活性化している。
これがため、これらのトランジスタにおいてはベ
ース−コレクタ障壁及びエミツタ−ベース障壁を
ベース領域内のホツト電荷キヤリア流の導電型と
反対導電型の空乏化されてない環状包囲領域にて
終端させることが既知である。この空乏化されて
いない反対導電型領域はトランジスタの個々の領
域に電極接続部が設けられる上側表面に隣接する
コレクタ、ベース及びエミツタ表面領域を互に絶
縁分離するpn接合も提供する。本願人は、斯る
pn接合分離はこれらの多数キヤリアデバイスに
僅かな少数のキヤリア蓄積効果を生じると共に半
導体本体の表面にスペースのむだ使いを生ずるこ
とを確かめた。

本発明は半導体本体を具え、該半導体本体は本
体表面に隣接するシリコン表面領域と、該表面領
域の下側に少くとも部分的に延在するベース領域
と、該ベース領域の下側に少くとも部分的に延在
するコレクタ領域と、前記ベース領域と前記表面
領域の少くとも一部分との間にエミツタ−ベース
障壁を形成する障壁形成部及び前記ベース領域と
前記コレクタ領域との間にベース−コレクタ障壁
を形成する障壁形成部を含み、前記エミツタ−ベ
ース障壁を横切りベース領域を経て流れる電流が
一導電型のホツト電荷キヤリアにより生ずるよう
にしたトランジスタにおいて、前記ベース及びコ
レクタ領域の少くとも一つの領域を、前記半導体
本体の表面から少くとも前記表面領域の厚さを貫
通して延在し前記ベース及びコレクタ領域の一つ
の領域に電気的に接触する金属珪化物領域により
半導体本体表面まで延長させ、該金属珪化物領域
が半導体本体の隣接半導体部分と分離シヨツトキ
ー障壁を形成して前記ベース及びコレクタ領域の
一つの領域を前記隣接半導体部分からら電気的に
分離するようにしたことを特徴とする。

本発明は、ホツトエレクトロン又はホツトホー
ルトランジスタのトランジスタ領域をこのように
金属珪化物領域で絶縁分離すること（及び電極接
続すること）は、実際上シリコン本体部分の珪化
物形成を形成すべきシリコンの厚さがこれらトラ
ンジスタのエミツタ、ベース及びコレクタ領域に
好適な深さに相当するため容易に実施し得るとう
事実、更にこのように形成された分離シヨツトキ
ー障壁は高品質のユニポーラダイオード特性を有
し少数電荷キヤリアの蓄積効果が回避されると共
に金属珪化物領域は高濃度半導体層又は珪化物層
から成るのが一般的であるベース及びコレクタ領
域に良好なオーム接触を形成し得るという事実を
確かめ、斯る認識に基づいて為したものである。
更に、このような金属珪化物接続領域は高濃度半
導体領域より低い固有抵抗を有し、低温度で過渡
ヒーテイング技術により製造することができ、本
体内の例えば予め形成されている障壁領域のよう
な予めドープされた領域のドーピングプロフイー
ルに悪影響を与えないようにすることができる。

前記金属珪化物領域と分離シヨツトキー障壁を
形成する隣接半導体部分は前記表面領域の一部分
又はベース領域の下側にあつてコレクタ領域又は
ベース−コレクタ障壁に属する部分、又はコレク
タ領域の下側の基板部分とすることができる。多
くの場合は前記表面領域の一部分と分離シヨツト
キー障壁を形成してトランジスタのコレクタをベ
ース及びエミツタから分離するのが好適である。

本発明においては、ベース領域を半導体表面ま
で延長する前記金属珪化物領域により前記表面領
域を第１部分と第２部分に分割し、第１部分はベ
ース領域とエミツタ接続部との間に位置させ、第
２部分はコレクタ領域に隣接して位置させると、
特に良好に分離されたベース構造が得られる。即
ち、の場合にはこの金属珪化物領域がトランジス
タの動作中分離シヨツトキー接合により第１及び
第２部分を分離するためである。この表面領域の
第１部分は一導電型のエミツタ部分とするのが好
適であるが、エミツタ−ベース障壁の反対導電型
部分（又は真性部分）にすることもできる。この
ようにベース領域に接触すると共に表面領域を分
割する金属珪化物領域は表面領域の第１部分を側
面から完全に囲むようにするのが好適である。少
くともエミツタ−ベース障壁は少くとも一側を前
記金属珪化物領域で終端させるのが好適である。

本発明によれば、斯る金属珪化物領域によりベ
ース領域を本体表面にあるベース電極層に接続す
ることができる。しかし、トランジスタが例えば
フオトトランジスタのようにベース電極層を有し
ないときでも本発明では分離のためにこのような
ベース領域に接触する金属珪化物領域を設けるこ
とができる。

ベース領域は金属珪化物領域と分離シヨツトキ
ー障壁を形成する表面領域の半導体部分より少く
とも10³倍高い濃度を有する少くとも一つの一導
電型高ドープ半導体部分で構成することができ
る。この場合、ベース領域は少くとも10²⁰不純物
原子／cm³の導電型決定ドーピング濃度を有する単
一の高ドープ半導体領域とすることができ、エミ
ツタ−ベース及びベース−コレクタ障壁は前記英
国特許出願公開に記載されてるように半導体障壁
領域で形成することができる。しかし、他のタイ
プのベース領域及び障壁領域も可能である。これ
がため、例えばベース領域自体を一導電型のエミ
ツタ領域部分とエミツタ−ベース−スシヨツトキ
ー障壁を形成すると共に同様に一導電型のコレク
タ領域部分とベース−コレクタシヨツトキー障壁
を形成する金属珪化物領域とすることもできる。

本発明によれば、金属珪化物領域によりコレク
タ領域を、トランジスタのエミツタ電極と同一の
本体表面にあるコレクタ電極に接続することがで
きる。この場合、コレクタ領域にはこ金属珪化物
領域と接触する高導電性半導体層（一導電型の高
ドープ半導体層又は珪化物層）と、ベース−コレ
クタ障壁の阻止特性を維持するためにこの高導電
性部半導体層をベース−コレクタ障壁から分離す
るコレクタ領域の低導電性の低ドープ半導体部分
を設けるのが好適である。このコレクタ領域の低
ドープ部分はベース領域とコレクタ接続用の金属
珪化物領域との間の表面領域部分まで延長するこ
とができる。この場合には表面領域のこの部分を
前述したようにベース領域を表面まで延長する金
属珪化物領域によつて、又は表面領域が反対導電
型の場合にはpn接合によつてエミツタ部分から
分離することができる。

実施例の説明 以下図面を参照して本発明の実施例について説
明する。

第１〜５図は線図であつて一定のスケールで表
わしていない。これらの図の各部の相対的寸法及
び寸法比は図を明瞭とするために拡大したり縮小
して示してあり、特に第２、第４及び第５図の断
面図のいくつかの部分の厚さは適宜拡大、縮小し
て示してある。また、各実施例の対応する部分は
同一の符号で示してある。更に、図を明瞭とする
ために第２，４及び５図の断面図では半導体領域
にハツチをつけず、金属珪化物領域にハツチをつ
けると共に第１及び第３図の平面図でも金属珪化
物領域にハツチをつけてある。

第１及び第２図に示すホツトエレクトロントラ
ンジスタは半導体本体１０を具え、該本体は表面
に隣接するシリコン表面領域１，２と、この表面
領域１，２の下側に少くとも一部分が位置するシ
リコンベース領域３と、このベース領域の下側に
少くとも一部分が位置するシリコンコレクタ領域
４，５と、ベース領域３と表面領域１，２のエミ
ツタ部分１との間にエミツタ−ベース障壁１３を
形成すると共に３とコレクタ領域４，５との間に
ベース−コレクタ障壁３４を形成する障壁形成領
域を含む。エミツタ−ベース障壁１３からベース
領域３を通る電流の流れは一導電型のホツト電荷
キヤリア（第２図に示す各部の導電極の場合は電
子）による。

エミツタ−ベース及びベース−コレクタ障壁１
３及び３４を間に有するシリコン領域１，３及び
４，５を具える第２図の基本的なトランジスタ構
造は前記英国特許出願公開第（GB−Ａ）
2056166号に開示されているホツトエレクトロン
トランジスタに類似のモノリシツクデバイス構造
である。従つて、ベース領域３とコレクタ領域部
分５は一導電型の高ドープ半導体領域であり、表
面領域１，２及びコレクタ領域４は一導電型の低
ドープ半導体領域であり、エミツタ−ベース及び
ベース−コレクタ障壁１３及び３４は反対導電型
の高ドーピング濃度を有する空乏化された半導体
領域で形成される。高ドープコレクタ領域部分５
はコレクタ障壁領域３４から低ドープコレクタ領
域部分４により分離される。

ベース領域３は極めて高ドープのｎ型半導体領
域であり、例えば約15〜20nmの厚さとすること
ができる。このベース領域３は10²⁰ドナー原子／
cm³のドーピング濃度を有し、代表例では10¹⁴〜
10¹⁵砒素イオン／cm²のドーズ量のイオン注入で形
成することができる。ベース−コレクタ障壁は、
高いアクセスプタドーピング濃度を有するが零バ
イアス時でも自由電荷キヤリアが殆んど存在しな
いよう空乏化される薄い半導体領域３４で形成す
る。この障壁領域３４は零バイアス時にベース領
域３により形成される空乏層とコレクタ領域部分
４により形成される空乏層により空乏化される。
この障壁領域３４の代表的な厚さは約15〜20nｍ
である。この障壁領域３４のアクセプタドーピン
グ濃度の大きさによりベース領域３からコレクタ
領域４，５への電子の流れに対する電位障壁の高
さが決まる。代表例ではベース−コレクタ障壁領
域３４は１×10¹³〜１×10¹⁴ホウ素又はインジウ
ムイオン／cm²のドーズ量のイオン注入により形成
される。

エミツタ−ベース障壁は、零バイアス時にベー
ス領域３及びエミツタ領域部分１により形成され
る空乏層によつてその厚さの少くとも一部が空乏
化されないような高いアクセプタドーピング濃度
を有する薄い半導体領域１３で形成する。この場
合、トランジスタのベース及びエミツタ間にバイ
アス電圧を印加することが、（例えばパンチスル
ー、アパランシ又はツエナー降服により）ベース
−コレクタ障壁より高いエネルギーでベース領域
３に注入されるホツトキヤリアの供給状態を設定
するのに必要となる。このようにすると、前記英
国特許出願公開に記載されているように、ベース
−コレクタ障壁の収集効率が零バイアスで既に空
乏化されているエミツタ−ベース障壁領域１３を
有する類似のトランジスタと比較して増大する。
代表例ではエミツタ−ベース障壁領域は約10〜
15nｍの厚さとし、少くとも10¹⁴ホウ素又はイン
ジウムイオン／cm³のドーズ量のイオン注入で形成
することができる。

第１及び２図に示す特定の例では、障壁領域１
３及び３４を有する基本トランジスタ構造１，
３，４，５は集積回路の一部として半導体本体１
０の電気的に絶縁分離されたアイランド内に形成
される。他の回路素子、例えば類似のトランジス
タは本体１０の他のアイランド内に存在する。こ
れがため、本体１０は各トランジスタアイランド
のｎ型コレクタ領域部分５の下部と分離用pn接
合を形成する高固有抵抗の反対導電型基板６を具
える。低ドープｎ型領域１，２及び４は、基板６
の表面を局部的にドーピングしてコレクタ領域部
分５を埋込領域として形成した後に基板６上に既
知の方法で成長させた高固有抵抗のシリコン層と
して設けることができる。これらのシリコン層
１，２及び４は10¹⁶原子／cm³のドーピング濃度を
有するものとし、シリコン層１，２は例えば0.2μ
ｍの厚さとし、シリコン層４は例えば0.25μｍの
厚さとすることができる。

第１及び２図に示す例では、トランジスタアイ
ランドは埋設絶縁層７で周囲から絶縁され、この
絶縁層７は既知のように高固有抵抗シリコン層
１，２，４を局部的にエツチングすると共に酸化
して形成した基板６まで達する二酸化シリコンで
形成することができる。埋設絶縁層７の開口の縁
を第１図に太い輪郭線で示す。第２図に示すよう
に、高固有抵抗基板６には埋込絶縁層７の下部に
チヤンネルストツパとして作用する高濃度のＰ環
状領域８も存在する。基板６、チヤンネルストツ
パ領域８及び高濃度埋込領域５の導電型決定不純
物の濃度はそれぞれ例えば５×10¹⁴cm^-3、10¹⁹cm
^-3及び５×10²⁰cm^-3にすることができる。エミツ
タ、ベース及びコレクタ電極用の接点窓を除いて
トランジスタの上側表面は絶縁層９で不活性化
し、この絶縁層は例えば0.2μｍ厚の二酸化シリコ
ンとすることができる。

本発明においては、ｎ型ベース及びコレクタ領
域４，５を、トランジスタアイランドの上側表面
から表面領域１，２を貫通し後述するように隣接
半導体部分と分離シヨツトキー障壁を形成する各
別の金属珪化物接続領域２３及び２５によりトラ
ンジスタアイランドの上側表面まで延長する。

ベース金属珪化物領域２３はエミツタ−ベース
障壁領域１３を貫通し、ベース領域３に電気的に
接触すると共にベース−コレクタ障壁領域３４も
貫通する。この金属珪化物領域２３は表面領域
１，２をエミツタ電気接続部３１を有するエミツ
タ部分１と、コレクタ接続領域２５に隣接する部
分２とに分割する。金属珪化物領域２３は低ドー
プｎ型表面領域１，２の両部分１及び２とシヨツ
トキー障壁を形成する。

トランジスタの常規動作においてコレクタ領域
４，５がベース領域３に対し正にバイアスされる
と、領域２３が部分２と形成するシヨツトキー障
壁が逆バイアスされて本発明によればこのベース
金属珪化物領域２３がｎ型部分２から絶縁分割さ
れ、ｎ型部分２が事実上トランジスタのコレクタ
一部となる。更に、第１図に示すように、ベース
接続領域２３はエミツタ部分１、障壁領域１３、
ベース領域３及び障壁領域３４から成る層構造を
完全に囲む環状構造にする結果、エミツタ−ベー
ス障壁領域１３及びベース−コレクタ障壁領域３
４が全周で金属珪化物領域２３にて完全に終端さ
れる。

第２図に示す実施例では金属珪化物領域２３が
ベース領域３及びベース−コレクタ障壁領域３４
を貫通するため、この領域２３はコレクタ領域５
の低ドープ部分４とも分離シヨツトキー障壁を形
成する。金属珪化物領域２５は領域２３よりも深
く本体１０内に侵入させ、高ドープコレクタ領域
部分５内に侵入させてトランジスタのコレクタ接
続領域を形成する。第２図に示すトランジスタ構
造では、この珪化物領域２をコレクタ領域部分５
を貫通させてＰ型基板の隣接下側部分とも分離シ
ヨツトキー障壁を形成するようにしてある。

浅いベース金属珪化物接続領域２３と深いコレ
クタ金属珪化物接続領域２５は種々の金属珪化物
材料で形成することができる。使用し得る材料と
しては例えば珪化プラチナ、珪化ニツケル、珪化
バラジウムがあり、これらは低温度で形成するこ
とができる。しかし、（パネル状電子又はレーザ
ビームアニーリングのような）局部的過渡ヒーテ
イング技術を用いて基本的トランジスタドーブ層
構造１，１３，３４及び４内への不純物拡散を最
低にするときは高温度で形成される珪化物を用い
ることができる。

金属層の形態のベース及びコレクタ電極トラツ
ク３３及び３５を埋設絶縁層７上で横切つてそれ
ぞれ金属珪化物領域２３及び２５まで延存させ、
これら領域２３及び２５によりこれら金属トラツ
ク３３及び３５をベース領域３及びコレクタ領域
４，５にそれぞれ接続する。これらトラツク３３
及び３５は、絶縁層パターン７，９のベース及び
コレクタ接点窓内の本体１０のシリコン１０と反
応させて珪化物領域２３及び２５を形成するのに
使用する金属と同一の金属で形成することができ
る。しかし、必要に応じてトラツク３３及び３５
は後から堆積する他の金属で形成することができ
る。

エミツタ電極接続トラツク３１は絶縁層パター
ン７，９上を延在して表面領域１，２の低ドープ
ｎ型部分１のエミツタ接点窓内の部分に接触させ
る。第１及び２図の例ではベース金属珪化物接続
領域２３がこの部分１を側面から完全に囲むた
め、珪化物領域２３とエミツタ接続トラツク３１
との間の交差部分に中間絶縁層を設ける。この中
間絶縁層はこの部分の珪化領域２３上に絶縁材料
を堆積するか、或はこの部分の珪化物領域２３の
表面を酸化することとにより形成することができ
る。

エミツタ電極３１をベース珪化物領域２３から
エミツタ部分１を横切つて分離するために、エミ
ツタ電極層３１はこの低ドープｎ型部分１とシヨ
ツトキー障壁を形成するようにして動作中この部
分１がこの逆バイアスエミツタシヨツトキー障壁
部に形成された電極層３１からエミツタ−ベース
障壁領域１３まで部分１を横切つて拡がる空乏層
により空乏化されるようにする。更に、エミツタ
電極３１の接点領域の縁から周囲の珪化物領域２
３への電子流を阻止するためには、このエミツタ
シヨツトキー障壁を珪化物領域２３から遠い所よ
りも近い所で実効的に高くするのが好適である。
これは、第１及び２図に示すようにエミツタ接点
領域において電極３１と低ドープｎ型領域部分１
との間に接点領域の縁から離して高ドナードープ
の極めて浅い表面層１１を設けてシヨツトキー障
壁の高さを局部的に低減することにより達成する
ことができる。第１及び第２図の代表的な例で
は、電極層３１はニツケルとすることができ、層
１１は10¹³cm^-2ドーズ量の砒素イオンを5KeVで
イオン注入することにより形成することができ
る。

第３及び４図は本発明ホツトエレクトロントラ
ンジスタの他の例に関するもので、第１及び２図
のトランジスタ構造のいくつかの変更部を示す。
第３及び４図のトランジスタにおいても低ドーブ
ｎ型表面領域１，２をベース領域３を延長する金
属珪化物領域２３により別個の部分１及び２に分
割するが、本例では領域２３をトランジスタ領域
構造１，１３，３及び３４を片側のみで限界する
ストリツプ状にする。領域構造１，１３，３及び
３４の他側は埋設絶縁層７で限界して極めてコン
パクトな構造を得る。同様に、コレクタ珪化物接
続領域２５も第１及び２図のようにコレクタ領域
部分４，５，２の３側に沿つて延在させる代りに
一側のみでこれら領域４，５，２と接触させる。
第３図に示すように、エミツタ電型トラツク３１
は金属珪化物領域２３とクロスオーバさせる必要
がなく、これにより製造が簡単になる。

更に、本例では第４図に示すように、コレクタ
領域４，５の高導電性部分５５を半導体領域の代
りに金属珪化物層とし、その上に半導体領域部分
４，１及び２を構成する低ドープシリコン層を堆
積する。この金属珪化物埋込コレクタ層５は基板
６と分離シヨツトキー接合を形成する。斯る珪化
物埋込コレクタ層５は第１及び３図のトランジス
タにも使用することができ、半導体部分５よりも
著しく低抵抗値にすることができる。また、この
ように基板分離pn接合をシヨツトキー障壁と置
き換えることによりトランジスタ構造から少数キ
ヤリア源を更に除去することができる。しかし、
シヨツトキー接合を用いて基板分離を与える代り
に、金属珪化物コレクタ領域部分５及び埋設絶縁
層７と隣接する基板の少くとも上側表面部を絶縁
材料（例えば二酸化シリコン）とすることもでき
る。

本発明においては更に多くの他の変更が可能で
ある。例えば、領域２３及び２５としてＰ型シリ
コンに対し高い障壁高さのシヨツトキー障壁を形
成する金属珪化物を選択することにより第１及び
２図に示す例及び第３及び４図に示す例の分割さ
れた表面領域１，２を低ドープＰ型シリコンとし
て、動作状態においてこのＰ型領域１がエミツタ
−ベース障壁（高アクセプタドーピング濃度を有
する領域１３も含む）の完全に空乏化される部分
となるようにすることができる。この場合、エミ
ツタ電極３１は低ドープＰ型領域１とオーム接点
かシヨツトキー障壁の何れかを形成することがで
きる。また、この場合には金属珪化物ベース接続
領域２３は高ドープベース領域３内で終端させて
領域２３がベース−コレクタ障壁領域３４を横切
つて低ドープｎ型コレクタ領域４と接触しないよ
うにする必要がある。

第５図はＰ型表面領域１２を有するホツトエレ
クトロントランジスタの他の変形例を示し、本例
では表面領域１２は（第１及び２図と第３及び４
図の例の表面領域１，２と異なり）金属珪化物ベ
ース接続領域２３により２つの部分１及び２に分
割されない。第５図のトランジスタでは金属珪化
物ベース接続領域２３はトランジスタアイランド
の少くとも一側で高ドープｎ型ベース領域３と接
触し、金属珪化物コレクタ接続領域２５はトラン
ジスタアイランドの少くとも反対側で高ドープｎ
型コレクタ領域部分５と接触する。更に、ベース
領域３はコレクタ接続領域２５と対向する側にお
いて、低ドープｎ型コレクタ領域部分４からベー
ス−コレクタ障壁領域３４の一部分で横方向に離
間すると共に、エミツタ−ベース障壁領域１３は
ベース−コレクタ障壁領域３４のこの部分からベ
ース領域３の一部分で横方向に離間する。従つ
て、低ドープコレクタ領域部分４はベース領域３
と金属珪化物コレクタ接続領域２５との間のこの
区域においてＰ型表面領域１２とpn接合を形成
すると共に金属珪化物領域２５はＰ型表面領域１
２とシヨツトキー障壁を形成するため、トランジ
スタのエミツタ３１がコレクタ領域４，５及びそ
の接続領域２５，３５から絶縁分離される。

第１及び２図と第３及び４図と第５図の実施例
では極層３３が設けられているため、金属珪化物
領域２３は接続機能と分離機能を成す。斯るトラ
ンジスタは高周波数用又は高速スイツチング用に
最適である。しかし、斯る金属珪化物領域２３は
本発明によるフオトトランジスタにも組み込むこ
とができる。フオトトランジスタの場合には一般
にベース電極層３８がないため、領域２３はベー
ス領域３を本体１０の表面まで延長して分離する
機能を行なうだけである。更に、図示の例ではト
ランジスタは集積回路の一回路素子であるが、本
発明トランジスタは個別デバイスにすることもで
きる。個別ホツトエレクトロントランジスタの場
合には基板６全体をｎ導電型としてこれで高ドー
プコレクタ領域部分５を形成し、その上に低ドー
プ領域部分４を構成するｎ型シリコン層を堆積
し、コレクタ電極を（本体１０の上側表面の代り
に）このコレクタ基板の背面全体に設けることが
できる。

集積回路の場合には各別のトランジスタアイラ
ンド間の横方向分離は埋設絶縁層７の代りにコレ
クタ金属珪化物領域２５で与えることができる。
この場合には各別の環状金属珪化物領域２５で各
アイランドの全周面を限界すると共に各アイラン
ドの環状金属珪化物領域２５は隣りのアイランド
の金属珪化物領域２５からの中間シリコン領域で
分離する。この各アイランドの環状金属珪化物領
域２５は更にこのアイランドのベース領域３及び
関連する珪化物領域２３から離間させる必要があ
る。

図示のトランジスタは単一のエミツタと一つの
エミツタ−ベース障壁領域で有するものである。
しかし、本発明トランジスタはベース領域３に対
し各々エミツタ−ベース障壁領域を有する複数個
の並置エミツタを設けることもできる。この場
合、ベース領域３と接触する金属珪化物領域２３
を並置エミツタ間に延在させることがきる。斯る
マルチエミツタトランジスタは例えば高電力用と
して又は論理回路の高速スイツチングトランジス
タとして設計することができる。本発明のトラン
ジスタ構造は他の半導体領域と一緒に集積すると
共に適当な電極接続導体を設けて一層複雑なデバ
イスを形成することができる。

以上説明したトランジスタはホツトエレクトロ
ントランジスタである。しかし、本発明に従つて
ホツトホールトランジスタを構成することもでき
ること勿論であり、この場合にはベース及びコレ
クタ３，４，５をＰ型とし、障壁領域１３及び３
４にドナー不純物をドープする。更に、本発明に
よるホツトエレクトロン及びホツトホールトラン
ジスタは前記英国特許出願公開に記載されている
タイプの障壁領域を具える必要がない。

これがため、エミツタ−ベース及び／又はベー
ス−コレクタ障壁領域は、例えば「Electronic
Letters」Vol.16.P.837.ff.（1980）に発表されてい
るR.J.Malik等の論文“Planar−Doped
Barriers in GaAs by Molecular Beam
Epitaxy”に記載されているように多層タイプに
することができる。斯る多層障壁領域は２個の真
性半導体領域（これらも障壁の一部を構成する）
間に狭まれた完全に空乏化された高ドープ領域を
具える。本発明のシリコントランジスタ構造に製
造するときは、領域部分４をもつてベース−コレ
クタ障壁領域のコレクタ側の真性領域を形成し、
領域部分１をもつてエミツタ−ベース障壁領域の
エミツタ側の真性領域を形成することができる。
この場合には高ドープエミツタ領域を真性領域部
分１内に設け、これにエミツタ電極接続導体を接
触させる。ホツトエレクトロンデバイスの場合に
は高ドープ障壁領域はＰ型とし、領域１３，３４
に匹適させることができる。しかし、ベース領域
３と、エミツタ−ベース及びベース−コレクタ障
壁の斯る高ドープ領域との間には追加の真性領域
を設ける。

第４図は金属珪化物コレクタ領域部分５を有す
る本発明のトランジスタを示すが、本発明のトラ
ンジスタはベース領域３を金属珪化物領域とする
こともできる。この場合にはエミツタ−ベース及
びコレクタ−ベース障壁は金属珪化物ベース領域
３がｎ型エミツタ及びコレクタシリコン領域部分
１及び４と直接形成するシヨツトキー障壁とする
ことができる。この場合金属珪化物ベース領域３
は本発明に従つて前述したと同様にして金属珪化
物領域２３で上側表面まで延在させることができ
る。斯るトランジスタは特に簡単な構造である
が、ベース領域３内に注入され、コレクタ領域
４，５へと流れるホツトエレクトロンがエミツタ
−ベース及びベース−コレクタ障壁における異な
る材料間の界面を横断しなければならない。その
結果ホツトエレクトロンの量子力学的反射が生
じ、エミツタ及びコレクタ効率が低下すると共に
キヤリア移送効率が低下し、そのためこの構造は
第１及び２図、第３及び４図及び第５図に示す完
全にモノリシツクなエミツタ−ベース−コレクタ
構造よりも一般に劣る。

【図面の簡単な説明】

第１図は本発明ホツトエレクトロントランジス
タの一例の平面図、第２図は第１図の−線上
の断面図、第３図は本発明ホツトエレクトロント
ランジスタの他の例の平面図、第４図は第３図の
−線上の断面図、第５図は本発明ホツトエレ
クトロントランジスタの更に他の例の平面図であ
る。 １０……半導体本体、１，２……シリコン表面
領域、３……ベース領域、４，５……コレクタ領
域、６……基板、７……埋設二酸化珪素層、８…
…チヤンネルストツパ領域、９……二酸化珪素
層、１１……高ドープ表面層、１３……エミツタ
−ベース障壁領域、３４……ベース−コレクタ障
壁領域、２３，２５……金属珪化物領域、３１，
３３，３５……電極接続トラツク。

Claims (1)

1. 【特許請求の範囲】 １ 半導体本体を具え、該半導体本体は本体表面
   に隣接するシリコン表面領域と、該表面領域の下
   側に少くとも部分的に延在するベース領域と、該
   ベース領域の下側に少くとも部分的に延在するコ
   レクタ領域と、前記ベース領域と前記表面領域の
   少くとも一部分との間にエミツタ−ベース障壁を
   形成する障壁形成部及び前記ベース領域と前記コ
   レクタ領域との間にベース−コレクタ障壁を形成
   する障壁形成部を含み、前記エミツタ−ベース障
   壁を横切りベース領域を経て流れる電流が一導電
   型のホツト電荷キヤリアにより生ずるようにした
   トランジスタにおいて、前記ベース及びコレクタ
   領域の少くとも一つの領域を、前記半導体表面か
   ら少くとも前記表面領域を貫通して延在し前記ベ
   ース及びコレクタ領域の少くとも一つの領域に電
   気的に接触する金属珪化物領域により前記半導体
   本体表面まで延長し、該金属珪化物領域が半導体
   本体の隣接半導体部分と分離シヨツトキー障壁を
   形成して前記ベース及びコレクタ領域の少くとも
   一つの領域を前記隣接半導体部分から電気的に分
   離するよう構成したことを特徴とするトランジス
   タ。 ２ 特許請求の範囲第１項記載のトランジスタに
   おいて、前記金属珪化物領域と相まつて分離シヨ
   ツトキー障壁を形成する前記隣接半導体部分は前
   記表面領域の一部分であることを特徴とするトラ
   ンジスタ。 ３ 特許請求の範囲第２項記載のトランジスタに
   おいて、前記金属珪化物領域は前記ベース領域を
   前記半導体本体表面まで延長すると共に前記表面
   領域を第１部分と第２部分に分割し、その第１部
   分はベース領域とエミツタ接続部との間に存在さ
   せると共に第２部分はコレクタ接続部に隣接して
   位置させ、前記分離シヨツトキー障壁により前記
   金属珪化物領域をトランジスタの動作中前記表面
   領域の第１及び第２部分から電気的に分離するよ
   うにしたことを特徴とするトランジスタ。 ４ 特許請求の範囲第３項記載のトランジスタに
   おいて、前記エミツタ−ベース障壁は前記ベース
   領域と前記表面領域の第１部分との間に存在し、
   少くとも一側において前記金属珪化物領域で終端
   していることを特徴とするトランジスタ。 ５ 特許請求の範囲第３項又は第４項記載のトラ
   ンジスタにおいて、前記金属珪化物領域は前記表
   面領域の第１部分全体を横方向から取り囲むよう
   設けてあることを特徴とするトランジスタ。 ６ 特許請求の範囲第３，４又は５項記載のトラ
   ンジスタにおいて、前記表面領域は一導電型であ
   り、前記エミツタ接続部は前記表面領域の第１部
   分とシヨツトキー障壁を形成するエミツタ電極層
   で構成したことを特徴とするトランジスタ。 ７ 特許請求の範囲第６項記載のトランジスタに
   おいて、前記エミツタ電極層と前記表面領域の第
   １部分との間に形成されるシヨツトキー障壁は前
   記金属珪化物領域に近いところの方が該領域から
   遠いところよりも高い実効障壁高さを有すること
   を特徴とするトランジスタ。 ８ 特許請求の範囲第１〜７項の何れかに記載の
   トランジスタにおいて、ベース電極層は半導体本
   体の表面に設け、前記金属珪化物領域により前記
   ベース領域に接続したことを特徴とするトランジ
   スタ。 ９ 特許請求の範囲第１〜８項の何れかに記載の
   トランジスタにおいて、前記ベース領域は当該ベ
   ース領域を貫通し下側の低ドープ半導体部分と接
   触して分離シヨツトキー障壁を形成するがコレク
   タ領域の高導電性部までは達しない金属珪化物領
   域により半導体表面まで延長させたことを特徴と
   するトランジスタ。 １０ 特許請求の範囲第９項記載のトランジスタ
   において、前記ベース−コレクタ障壁は前記下側
   低ドープ半導体部分と分離シヨツトキー障壁を形
   成する金属珪化物領域において少くとも一側が終
   端していることを特徴とするトランジスタ。 １１ 特許請求の範囲第１〜１０項の何れかに記
   載のトランジスタにおいて、前記ベース領域は前
   記金属珪化物領域と相まつて分離シヨツトキー障
   壁を形成する前記表面領域部分よりも少くとも
   10³倍高くドープした一導電型の高ドープ半導体
   部分を少くとも具えることを特徴とするトランジ
   スタ。 １２ 特許請求の範囲第１１項記載のトランジス
   タにおいて、前記ベース領域は少くとも10²⁰不純
   物原子／cm³の導電型決定ドーピング濃度を有する
   単一の高ドープ半導体領域から成ることを特徴と
   するトランジスタ。 １３ 特許請求の範囲第１〜１２項の何れかに記
   載のトランジスタにおいて、前記コレクタ領域は
   低導電性低ドープ半導体部分と、該低導電性低ド
   ープ半導体部分によりベース−コレクタ障壁から
   離間された高導電性部分を具え、半導体本体表面
   に存在するコレクタ電極層は前記コレクタ領域の
   高導電性部分と接触する金属珪化物領域によりコ
   レクタ領域に接続したことを特徴とするトランジ
   スタ。 １４ 特許請求の範囲第９〜１３項の何れかに記
   載のトランジスタにおいて、前記コレクタ領域の
   高導電性部分は金属珪化物層としたことを特徴と
   するトランジスタ。 １５ 特許請求の範囲９〜１３項の何れかに記載
   のトランジスタにおいて、前記コレクタ領域の高
   導電性部分は一導電型の高ドープ半導体部分とし
   たことを特徴とするトランジスタ。 １６ 特許請求の範囲第１〜１５項の何れかに記
   載のトランジスタにおいて、前記エミツタ−ベー
   ス障壁及びベース−コレクタ障壁の少くとも一方
   は、前記一導電型と反対の導電型のドーピング濃
   度を有し前記金属珪化物領域において終端する半
   導体障壁領域を具え、該障壁領域は少くともトラ
   ンジスタの動作中前記反対導電型の電荷キヤリア
   が存在しないよう空乏化されるようにしたことを
   特徴とするトランジスタ。 １７ 特許請求の範囲第１６項記載のトランジス
   タにおいて、前記エミツタ−ベース障壁形成部は
   前記表面領域とベース領域との間にあつて零バイ
   アス時にエミツタ−ベース障壁に存在する空乏層
   によりその厚さの少くとも一部分が空乏化されな
   い障壁領域を具え、ベース−コレクタ障壁より高
   いエネルギーでベース領域に注入される一導電型
   のホツトキヤリアの供給状態を設定するにはベー
   ス−エミツタ間にバイアス電圧を印加する必要が
   あるようにしたことを特徴とするトランジスタ。 １８ 特許請求の範囲第１６項又は１７項記載の
   トランジスタにおいて、前記ベース−コレクタ障
   壁形成部は前記ベース領域とコレクタ領域との間
   にあつて零バイアス時にベース領域及コレクタ領
   域と相まつて形成される空乏層により自由電荷キ
   ヤリアが略々存在しないよう空乏化される障壁領
   域を具えることを特徴とするトランジスタ。