JPS5955519A - コンピユ−タ用基板 - Google Patents
コンピユ−タ用基板Info
- Publication number
- JPS5955519A JPS5955519A JP57167415A JP16741582A JPS5955519A JP S5955519 A JPS5955519 A JP S5955519A JP 57167415 A JP57167415 A JP 57167415A JP 16741582 A JP16741582 A JP 16741582A JP S5955519 A JPS5955519 A JP S5955519A
- Authority
- JP
- Japan
- Prior art keywords
- ram
- rom
- board
- packaged
- rom2
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/76—Architectures of general purpose stored program computers
- G06F15/78—Architectures of general purpose stored program computers comprising a single central processing unit
- G06F15/7839—Architectures of general purpose stored program computers comprising a single central processing unit with memory
- G06F15/7864—Architectures of general purpose stored program computers comprising a single central processing unit with memory on more than one IC chip
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0286—Programmable, customizable or modifiable circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Semiconductor Memories (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は、コンピュータ用基板に関するものである。
従来、パーソナルコンピュータ等においては、ｏｓ部（
オペレーテングシステム部）および言語領域をＲＯＭに
もち、他ｆｃ−ＲＡＭとするＲＯＭタイプのものと、Ｉ
ＰＬ（イニシャルプログラムローダ）のＲＯＭ以外は全
てＲＡＭによるＲＡＭタイプのものとが存する。ＲＯＭ
タイプは安価であり、電源ＯＮと同時に動作すると云う
特長を有し、ＲＡＭタイプはプログラムの拡張を行なう
ことができると云う特長を有する。
オペレーテングシステム部）および言語領域をＲＯＭに
もち、他ｆｃ−ＲＡＭとするＲＯＭタイプのものと、Ｉ
ＰＬ（イニシャルプログラムローダ）のＲＯＭ以外は全
てＲＡＭによるＲＡＭタイプのものとが存する。ＲＯＭ
タイプは安価であり、電源ＯＮと同時に動作すると云う
特長を有し、ＲＡＭタイプはプログラムの拡張を行なう
ことができると云う特長を有する。
しかして、従来はこのような二機種のコンピュータを得
るためにはそれぞれ異なる基板を用いているもので、製
作上も組立上も繁雑なものである。
るためにはそれぞれ異なる基板を用いているもので、製
作上も組立上も繁雑なものである。
本発明は、このような点に鑑みなされたもので、形式の
異なるコンピュータを同一の基板で製作することができ
るようにしたコンピュータ用基板を得ることを目的とす
る。
異なるコンピュータを同一の基板で製作することができ
るようにしたコンピュータ用基板を得ることを目的とす
る。
本発明は、一枚の基板上にＲＯＭ領域とＲＡＭ領域とを
形成し、ＲＡＭ領域にはＲＡＭのタイプが相違しても簡
単に電気的接続を行ないうるようにし、これにより、Ｒ
ＯＭタイプでもＲＡＭタイプでもＲＯＭとＲＡＭとの実
装状態を変えただけの一枚の基板でよいように構成した
ものである。
形成し、ＲＡＭ領域にはＲＡＭのタイプが相違しても簡
単に電気的接続を行ないうるようにし、これにより、Ｒ
ＯＭタイプでもＲＡＭタイプでもＲＯＭとＲＡＭとの実
装状態を変えただけの一枚の基板でよいように構成した
ものである。
本発明の一実施例を図面に基いて説明する。まず、基板
（１）が設けられ、この基板（１）にはＲＯＭタイプと
ＲＡＭタイプとのコンピュータにおいてＲＯＭ （２）
とＲＡＭ （３）とを除いて共通なＩ１０回路（４）が
実装されている。そして、前記基板（１）にはＲＯＭ領
域（５）とＲＡＭ領域（６）とが形成されている。これ
らのＲＯＭ領域（５）とＲＡＭ領域（６）とは複数個の
ＩＣソケット（７）が配列されているもので、これらの
ＩＣソケッ） （７） Ｋは前記ＲＯＭ （２）および
ＲＡＭ （３）が選択的に実装されていＲハ４と６４に
ワードＸ１ビツトの６４ＫＲＡＭとの二種のものがあり
、それらのピン配置は第２図および第３図に示すように
電源関係とＡ７との三箇所のみである。そのため、第４
図に示すように接続端子部（８）においてはジャンパー
線により切換接続を行なう選択部（９ンが形成されてい
る。ここで、ＪＰＡと表示したのは６４Ｋ ＲＡＭの場
合であり、ＪＰＢと表示したのは１６ＫＲＡＭの場合で
ある。
（１）が設けられ、この基板（１）にはＲＯＭタイプと
ＲＡＭタイプとのコンピュータにおいてＲＯＭ （２）
とＲＡＭ （３）とを除いて共通なＩ１０回路（４）が
実装されている。そして、前記基板（１）にはＲＯＭ領
域（５）とＲＡＭ領域（６）とが形成されている。これ
らのＲＯＭ領域（５）とＲＡＭ領域（６）とは複数個の
ＩＣソケット（７）が配列されているもので、これらの
ＩＣソケッ） （７） Ｋは前記ＲＯＭ （２）および
ＲＡＭ （３）が選択的に実装されていＲハ４と６４に
ワードＸ１ビツトの６４ＫＲＡＭとの二種のものがあり
、それらのピン配置は第２図および第３図に示すように
電源関係とＡ７との三箇所のみである。そのため、第４
図に示すように接続端子部（８）においてはジャンパー
線により切換接続を行なう選択部（９ンが形成されてい
る。ここで、ＪＰＡと表示したのは６４Ｋ ＲＡＭの場
合であり、ＪＰＢと表示したのは１６ＫＲＡＭの場合で
ある。
したがって、基板（１）上にはＩ／１０回路（４）は同
一状態に実装するものであり、このような基板（１）に
対してＲＯＭタイプのときにはＲＯＭ （２）をＲＯＭ
領域（５）に実装するとともに必要とするＲＡＭ （３
） ｆ ＲＡＭ領域（６）に実装する。このときのＲＡ
Ｍ （３）は１６ＫＲＡＭのことが多い。つぎに、ＲＡ
ＭタイプのときにはＩＰＬのための一個のＲＯＭ （２
）を実装し、ＲＡＭ領域（６）には複数のＲＡＭ−１実
装する。そして、ジャンパー線で接続選択を行なう。
一状態に実装するものであり、このような基板（１）に
対してＲＯＭタイプのときにはＲＯＭ （２）をＲＯＭ
領域（５）に実装するとともに必要とするＲＡＭ （３
） ｆ ＲＡＭ領域（６）に実装する。このときのＲＡ
Ｍ （３）は１６ＫＲＡＭのことが多い。つぎに、ＲＡ
ＭタイプのときにはＩＰＬのための一個のＲＯＭ （２
）を実装し、ＲＡＭ領域（６）には複数のＲＡＭ−１実
装する。そして、ジャンパー線で接続選択を行なう。
本発明は、上述のように二種の基板（１）はＲＯＭ （
２）とＲＡＭ （３）との実装作業を除いて同一ライン
で製作できるので製作が容易であり、形状も等しいので
組立も簡単である等の効果を有するものである。
２）とＲＡＭ （３）との実装作業を除いて同一ライン
で製作できるので製作が容易であり、形状も等しいので
組立も簡単である等の効果を有するものである。
図面は本発明の一実施例を示すもので、第１図は基板の
平面図、第２図は１６ＫＲＡＭのピン配置を示す平面図
、第３図は６４ＫＲＡＭのピン配置を示す平面図、第４
図は接続選択の状態を示す平面図である。 １・・・基板、２・・・ＲＯＭ１３・・・ＲＡＭ、４・
・・Ｉ１０回路、５・・・ＲＯＭ領域、６・・・ＲＡＭ
領域、８・・・接続端子部、９・・・選択部 出 願 人 東京電気株式会社 代理人 相 木 、唖「″゛°、１
平面図、第２図は１６ＫＲＡＭのピン配置を示す平面図
、第３図は６４ＫＲＡＭのピン配置を示す平面図、第４
図は接続選択の状態を示す平面図である。 １・・・基板、２・・・ＲＯＭ１３・・・ＲＡＭ、４・
・・Ｉ１０回路、５・・・ＲＯＭ領域、６・・・ＲＡＭ
領域、８・・・接続端子部、９・・・選択部 出 願 人 東京電気株式会社 代理人 相 木 、唖「″゛°、１
Claims (1)
- ＲＯＭ及びＲＡＭ ’ｉ除いたＩｌｏの回路が同一でＲ
ＯＭタイプとＲＡＭタイプとを選択的に形成するように
したコンピュータにおいて、一枚の基板上にＲＯＭを実
装するＲＯＭ領域とＲＡＭを実装するＲＡＭ領域とを形
成し、このＲＡＭ領域の接続端子部にはその一部に１６
ＫＲＡＭと６４ＫＲＡＭとの接続をジャンパー線により
選択する選択部を形成したことを特徴とするコンピュー
タ用基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167415A JPS5955519A (ja) | 1982-09-24 | 1982-09-24 | コンピユ−タ用基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167415A JPS5955519A (ja) | 1982-09-24 | 1982-09-24 | コンピユ−タ用基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955519A true JPS5955519A (ja) | 1984-03-30 |
Family
ID=15849268
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167415A Pending JPS5955519A (ja) | 1982-09-24 | 1982-09-24 | コンピユ−タ用基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955519A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122648A (ja) * | 1984-07-02 | 1986-01-31 | Fujitsu Ltd | マスタスライス型半導体集積回路装置 |
| JPS6122649A (ja) * | 1984-07-02 | 1986-01-31 | Fujitsu Ltd | ゲ−トアレイｌｓｉ装置 |
-
1982
- 1982-09-24 JP JP57167415A patent/JPS5955519A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6122648A (ja) * | 1984-07-02 | 1986-01-31 | Fujitsu Ltd | マスタスライス型半導体集積回路装置 |
| JPS6122649A (ja) * | 1984-07-02 | 1986-01-31 | Fujitsu Ltd | ゲ−トアレイｌｓｉ装置 |
| JPH0570943B2 (ja) * | 1984-07-02 | 1993-10-06 | Fujitsu Ltd |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05160290A (ja) | 回路モジュール | |
| KR960035987A (ko) | 반도체장치 | |
| KR20030060882A (ko) | 반도체 장치 및 반도체 모듈 | |
| JPS5955519A (ja) | コンピユ−タ用基板 | |
| JPH05313936A (ja) | インサーキットエミュレータ | |
| US5473188A (en) | Semiconductor device of the LOC structure type having a flexible wiring pattern | |
| JPH09307208A (ja) | フレキシブルプリント基板の接続端部構造 | |
| KR900001005A (ko) | 마스터 슬라이스(Master slice)방법을 사용하여 반도체 집적회로를 형성하는 방법 | |
| KR970072293A (ko) | 반도체 집적회로 및 시스템 | |
| JPH04129250A (ja) | 薄型混成集積回路基板 | |
| US5400219A (en) | Tape automated bonding for electrically connecting semiconductor chips to substrates | |
| JP3468355B2 (ja) | 半導体装置及び半導体装置システム | |
| JPH09223036A (ja) | エミュレータ用マイクロコンピュータユニット | |
| JPS62134945A (ja) | モ−ルドトランジスタ | |
| JP2000022079A (ja) | 半導体集積回路 | |
| JPH11113267A (ja) | インバータ装置 | |
| JPS5936873Y2 (ja) | 多極コネクタ | |
| JPS62237750A (ja) | 半導体モジユ−ル素子 | |
| JPH10303519A (ja) | 回路基板およびその回路基板を用いた電子機器 | |
| JPH01316948A (ja) | 半導体集積回路 | |
| JP2005251811A (ja) | フレキシブル回路 | |
| JPH0722577A (ja) | 混成集積回路装置 | |
| JP2785475B2 (ja) | 半導体素子搭載用配線装置 | |
| JPS612388A (ja) | プリント板構造 | |
| JPH07120842B2 (ja) | 表面実装部品用パツケ−ジ |