JPS5955484A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS5955484A JPS5955484A JP57167129A JP16712982A JPS5955484A JP S5955484 A JPS5955484 A JP S5955484A JP 57167129 A JP57167129 A JP 57167129A JP 16712982 A JP16712982 A JP 16712982A JP S5955484 A JPS5955484 A JP S5955484A
- Authority
- JP
- Japan
- Prior art keywords
- pixel electrode
- display device
- semiconductor substrate
- transistor
- display
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
＋ａ＋ 発明の技術分野
本発明は表示装置に係り、さらに具体的には半導体基板
表面に表示素子ならびに、それら素子に対する駆動回路
を一体的に集積化した表示装置の電極構造に関する。
表面に表示素子ならびに、それら素子に対する駆動回路
を一体的に集積化した表示装置の電極構造に関する。
（ｂｌ 技術の背景
近年、半導体基板表面に表示素子ならびにそれら素子に
対する駆動回路を一体的にｉ（≦Ｋｉ’ｉ化したＥＬ表
示装置が研究開発されている。
対する駆動回路を一体的にｉ（≦Ｋｉ’ｉ化したＥＬ表
示装置が研究開発されている。
ｆｃｌ 従来技術と問題点
第１図は従来のこの種Ｅ Ｌ表示装置１区画分の構成を
概念的に示した要部１０１面図、第２図はその電気的等
価回路で、これに従っζその構造と製作工程を説明する
。
概念的に示した要部１０１面図、第２図はその電気的等
価回路で、これに従っζその構造と製作工程を説明する
。
まず半導体基板表面上に駆動回路即しＭＯ３Ｉ−ランジ
スタＭなどよりなる能動素子ＪＩＹと、コンデ、、ンリ
・や抵抗などよりなる図には示していない受動素子群を
集積化しζ設り、アルミニュウムなどの蒸着金属により
配線する。第１図の断面図はその一部を示し、 Ｓｔ基
板１の表面上にＭＯＳ ）ランジスタＭのソース２とゲ
ート３およびＩルイン４が形成され、それぞれにアルミ
ニュウム蒸着による金属電極２ａ＋ ３ａ ＋ ４ａが
接続されζいる。この上に電気的絶縁を維持し、湿気な
どより前記素子群を保護するために、酸化シリニＩン（
Ｓｔ Ｏ□）などの絶縁ＩＨ５で覆い、その」二に７ト
リソクス配列の画素電極６をアルミニュウム蒸着で形成
する。
スタＭなどよりなる能動素子ＪＩＹと、コンデ、、ンリ
・や抵抗などよりなる図には示していない受動素子群を
集積化しζ設り、アルミニュウムなどの蒸着金属により
配線する。第１図の断面図はその一部を示し、 Ｓｔ基
板１の表面上にＭＯＳ ）ランジスタＭのソース２とゲ
ート３およびＩルイン４が形成され、それぞれにアルミ
ニュウム蒸着による金属電極２ａ＋ ３ａ ＋ ４ａが
接続されζいる。この上に電気的絶縁を維持し、湿気な
どより前記素子群を保護するために、酸化シリニＩン（
Ｓｔ Ｏ□）などの絶縁ＩＨ５で覆い、その」二に７ト
リソクス配列の画素電極６をアルミニュウム蒸着で形成
する。
しかるｌ＆、酸化シリニ１ン（Ｓｉ ０２ ）を再び蒸
着して総ての上記諸素子を覆う１ｏｏｏｏ〜２００００
人のｊ￥さの絶縁２層７を形成して該諸素子を湿気から
保護する所謂バソシヘーションとすると共に、後のに稈
で形成する１、ｕ Ｌ発光層が発光領域外で発光するの
を阻止する。
着して総ての上記諸素子を覆う１ｏｏｏｏ〜２００００
人のｊ￥さの絶縁２層７を形成して該諸素子を湿気から
保護する所謂バソシヘーションとすると共に、後のに稈
で形成する１、ｕ Ｌ発光層が発光領域外で発光するの
を阻止する。
次いでユソチングＧご上り１ＩＩｉＩ累電極の直上の発
光領域に窓を穿し表示領域をＦｆｆｉ定する。しかる後
。
光領域に窓を穿し表示領域をＦｆｆｉ定する。しかる後
。
酸化イノトリュウム（Ｙ２０３ ）などの誘電体Ｉ何で
、硫化亜１１）−マンガン（ＺｎＳ ： Ｍｎ）などの
Ｅ ［、発光層を挟んで構成されたＩＥ Ｌ屓８を形成
する。
、硫化亜１１）−マンガン（ＺｎＳ ： Ｍｎ）などの
Ｅ ［、発光層を挟んで構成されたＩＥ Ｌ屓８を形成
する。
さらにその」二に透明で導電性の前面電極９を。
同一列内の各画素電極に共通に形成して１両電極の対向
領域即し画素電極対応に発光領域を構成する。
領域即し画素電極対応に発光領域を構成する。
以上に述べた諸二り程を経る間に前記表示装置は多様な
熱処理を受り ４００〜５００ ’Ｃにまで加熱される
ので前記のアルミニュウム蒸着層のアルミニュウム原子
の再配列が進行し該アルミニュウム層の表面の結晶は粗
大化し、かなりの凹凸が発生ずる。
熱処理を受り ４００〜５００ ’Ｃにまで加熱される
ので前記のアルミニュウム蒸着層のアルミニュウム原子
の再配列が進行し該アルミニュウム層の表面の結晶は粗
大化し、かなりの凹凸が発生ずる。
甚だしい場合には該アルミニュウム、Ｉｓの厚さに近い
凹凸が出来る時もある。
凹凸が出来る時もある。
このよ・）にして前記画素電極６の表面に形成された凹
凸はそのままそのにのＩＥ Ｉ、ＩＦｊ Ｂに影響し。
凸はそのままそのにのＩＥ Ｉ、ＩＦｊ Ｂに影響し。
これが原因で＋？、Ｌ ｒ督８内で電界の集中した箇所
が発生し１該ｒＥ Ｌ Ｉｊ弓８の絶縁破壊を１１（き
易い。この絶縁破壊は１１：１記表示装置にとって４Ｊ
致命１ｕで著しくその信頼性をＩｆなう。アルミニュウ
ム蒸着ＩＨがある限り上述の問題は回避出来ず、その対
策はト１４難であった。
が発生し１該ｒＥ Ｌ Ｉｊ弓８の絶縁破壊を１１（き
易い。この絶縁破壊は１１：１記表示装置にとって４Ｊ
致命１ｕで著しくその信頼性をＩｆなう。アルミニュウ
ム蒸着ＩＨがある限り上述の問題は回避出来ず、その対
策はト１４難であった。
ｉｄｌ 発明の目的
本発明は前述の点（こ鑑めなされたもので、ＥＬＬ表示
装置電極の＋Ａ質を見直し、アルミニュウム層の表面の
粗面化に起因する問題を１す１！消しようとするもので
ある。
装置電極の＋Ａ質を見直し、アルミニュウム層の表面の
粗面化に起因する問題を１す１！消しようとするもので
ある。
ｔｅｌ 発明の構成
上記の発明の１」的は、共通の半導体基板上に規則的に
配列された複数個の画素電極を介して２Ｆ＠の誘電体層
で挟んだＩＥ Ｌ発光層よりなる表示媒体を設け、且つ
該画素電極に対するＭＯ３＋−ランジスタを含む駆動回
１／３を−・体的にｊＩ積化してなる構成６ごおいて、
前記画素電極と前記Ｍ（ＩｓＩ・ランジスタのルインと
を一体的に前記半導体基板」二に形成することにより容
易に達成される。
配列された複数個の画素電極を介して２Ｆ＠の誘電体層
で挟んだＩＥ Ｌ発光層よりなる表示媒体を設け、且つ
該画素電極に対するＭＯ３＋−ランジスタを含む駆動回
１／３を−・体的にｊＩ積化してなる構成６ごおいて、
前記画素電極と前記Ｍ（ＩｓＩ・ランジスタのルインと
を一体的に前記半導体基板」二に形成することにより容
易に達成される。
（［）発明の実施例
以下本発明の実施例について述べる。第３図はこの発明
による新しいＥＬＬ表示装置１区画分の構造を示す概念
的なＩＩＪｉ面図である。図に示すように画素電極６を
従来ののアルミニュウム蒸着法によって形成するのでな
く、前記ＭＯ５Ｉ−ランジスタＭの１ルイン４の形成の
、工程で同時にこれと接続してドレイン４と同一の材質
で半導体基板ｌの表面」二に形成する。この方法によれ
ば前記画素電極６はアルミニュウムＩＮで形成されてい
ないから。
による新しいＥＬＬ表示装置１区画分の構造を示す概念
的なＩＩＪｉ面図である。図に示すように画素電極６を
従来ののアルミニュウム蒸着法によって形成するのでな
く、前記ＭＯ５Ｉ−ランジスタＭの１ルイン４の形成の
、工程で同時にこれと接続してドレイン４と同一の材質
で半導体基板ｌの表面」二に形成する。この方法によれ
ば前記画素電極６はアルミニュウムＩＮで形成されてい
ないから。
必然的に１）；ｊ述した画素電極６の表面の１■面化に
基づ〈従来の問題は１Ｎ！消する。
基づ〈従来の問題は１Ｎ！消する。
以−にの他の構造は従来の構造と何等変わることはない
。
。
（ｇｌ 発明の効果
以」二の説明から明らかなように１本発明にょる新しい
ｒＡ Ｌ表示装置の構ｊ５ｋを採用するごとにより画素
電Ｉ・ＶｉＧの表面が旧［面出するために先住する１・
〕１−１ｒｉ Ｂ内の絶縁破壊の間？ＩＪｔを）す１゛
消し、前記表〉Ｊ〈装；δの品質と信頼性を向上し、同
時に歩留り向上により原（＋Ｔｌｉを削減出来るという
効果がある。
ｒＡ Ｌ表示装置の構ｊ５ｋを採用するごとにより画素
電Ｉ・ＶｉＧの表面が旧［面出するために先住する１・
〕１−１ｒｉ Ｂ内の絶縁破壊の間？ＩＪｔを）す１゛
消し、前記表〉Ｊ〈装；δの品質と信頼性を向上し、同
時に歩留り向上により原（＋Ｔｌｉを削減出来るという
効果がある。
第１図は従来のＴＥ Ｌ表示装置の１区両分の構造を概
念的に示した要部断面図、第２図はその電気的等価回路
図、第３し１は本発明にるｌ Ｌ表示装置のｊ：ｌｉＬ
い１区画分の構造を示した４１；１念的な要部断面図で
ある。 図において、ｉｃＪ半導体基板、２はソース、３はゲー
ト、４はルイン、５，７は絶縁層、６は画素電極、８は
１ＥＬＩＮ、９は導電性透明ｎ：１面電極。
念的に示した要部断面図、第２図はその電気的等価回路
図、第３し１は本発明にるｌ Ｌ表示装置のｊ：ｌｉＬ
い１区画分の構造を示した４１；１念的な要部断面図で
ある。 図において、ｉｃＪ半導体基板、２はソース、３はゲー
ト、４はルイン、５，７は絶縁層、６は画素電極、８は
１ＥＬＩＮ、９は導電性透明ｎ：１面電極。
Claims (1)
- 共ｊｍの半導体基板上に規則的に配列された複数個の画
素電極を介して２層の誘電体層で挾んだＥｆ７発光層よ
りなる表示媒体を設８１ 、且つ該画素電極に対するＭ
Ｏ３＋−ランジスタを含む駆動回路を一体的に集積化し
てなる構成において、前記画素電極と前記ＭＯ３Ｉ−ラ
ンジスタのドレインとを一体的に前記半導体基板上に形
成することを特徴とする表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167129A JPS5955484A (ja) | 1982-09-24 | 1982-09-24 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57167129A JPS5955484A (ja) | 1982-09-24 | 1982-09-24 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5955484A true JPS5955484A (ja) | 1984-03-30 |
Family
ID=15843966
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57167129A Pending JPS5955484A (ja) | 1982-09-24 | 1982-09-24 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5955484A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134992A (ja) * | 1989-09-29 | 1991-06-07 | Yu Holding Bvi Inc | エレクトロルミネセンス装置 |
-
1982
- 1982-09-24 JP JP57167129A patent/JPS5955484A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH03134992A (ja) * | 1989-09-29 | 1991-06-07 | Yu Holding Bvi Inc | エレクトロルミネセンス装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6061105A (en) | LCD with via connections connecting the data line to a conducting line both before and beyond the sealing material | |
| US5583381A (en) | Resin molded type-semiconductor device having a conductor film | |
| US5184235A (en) | Active matrix liquid crystal display panel with an electrostatic protection circuit | |
| JP7045441B2 (ja) | 発光素子及びタッチ構造を含むタッチディスプレイ装置 | |
| US8178973B2 (en) | Copper wire, method for fabricating the same, and thin film transistor substrate with the same | |
| JP5505032B2 (ja) | アクティブマトリクス型駆動基板、その製造方法及び表示装置 | |
| JPH0627980B2 (ja) | 能動マトリクスデイスプレイスクリ−ンの製造方法 | |
| JPH0843860A (ja) | 低電圧駆動アクティブ・マトリックス液晶ディスプレイにおける電気的に分離されたピクセル・エレメント | |
| JPS5955484A (ja) | 表示装置 | |
| JPH07120788A (ja) | 半導体装置 | |
| JPS6179259A (ja) | 薄膜トランジスタ装置 | |
| JPS60224244A (ja) | 半導体装置 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JPS61145582A (ja) | 表示装置 | |
| KR20180069507A (ko) | 박막 커패시터 | |
| JPS5958468A (ja) | 表示装置 | |
| JPH03114028A (ja) | 薄膜トランジスタマトリクスとその製造方法 | |
| KR20210086342A (ko) | 산화물 반도체 패턴을 포함하는 디스플레이 장치 | |
| JPS5919991A (ja) | 表示装置 | |
| JPH05144809A (ja) | 半導体装置 | |
| JPS61134786A (ja) | 表示装置 | |
| JPS63253391A (ja) | 薄膜トランジスタアレイ | |
| JPS58169177A (ja) | 表示装置 | |
| JPS61112349A (ja) | 半導体集積回路装置 | |
| JPH02114657A (ja) | 半導体装置の多層配線構造 |