JPS58169177A - 表示装置 - Google Patents
表示装置Info
- Publication number
- JPS58169177A JPS58169177A JP57052745A JP5274582A JPS58169177A JP S58169177 A JPS58169177 A JP S58169177A JP 57052745 A JP57052745 A JP 57052745A JP 5274582 A JP5274582 A JP 5274582A JP S58169177 A JPS58169177 A JP S58169177A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- display device
- present
- emitting region
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（６）発明の技術分野
本発明は表示装置に係り、さらに具体的には半導体基板
表向に表示素子ならびに、それ等素子に対する駆動回路
を一体的に集積化した表示装置の構造を改良して、信頼
性の向とを図った表示装置に関する。
表向に表示素子ならびに、それ等素子に対する駆動回路
を一体的に集積化した表示装置の構造を改良して、信頼
性の向とを図った表示装置に関する。
（旬 従来技術と問題点
近年半導体基板表面に表示素子ならびにそれ等素子に吋
する駆動回路を一体的に集積化したＥＬ表示装置がω１
究開発されている。
する駆動回路を一体的に集積化したＥＬ表示装置がω１
究開発されている。
第１図はこの４３ｊＥＬ表示装置の１画素分の構成を概
念的にボした断面図で、シリコンのような半導体幕板１
１に集積化して設けられた駆動回路は、比較的設差の多
いＭＯＳ ）ランジスタなどよすする能動素子＃２と、
コンデンサーや抵抗などよりなる比較的平坦な受動素子
群８よりなる。これ等はアルミニウム等の蒸着金属によ
る配線をした後、８１０２などの絶縁１１４で覆いその
土にマトリックス配列の画素！ｆｆ１５を設け、酸化イ
ツトリウムなどの銹［体層ではさんだＥＬ＠ｆｉを形成
し、さらに透明なｉｉＩ面電極７を各画素に共通に形成
して、両ｔ−の対向領域即ち画素ｖＬ極対応に発光領域
８を構成している。
念的にボした断面図で、シリコンのような半導体幕板１
１に集積化して設けられた駆動回路は、比較的設差の多
いＭＯＳ ）ランジスタなどよすする能動素子＃２と、
コンデンサーや抵抗などよりなる比較的平坦な受動素子
群８よりなる。これ等はアルミニウム等の蒸着金属によ
る配線をした後、８１０２などの絶縁１１４で覆いその
土にマトリックス配列の画素！ｆｆ１５を設け、酸化イ
ツトリウムなどの銹［体層ではさんだＥＬ＠ｆｉを形成
し、さらに透明なｉｉＩ面電極７を各画素に共通に形成
して、両ｔ−の対向領域即ち画素ｖＬ極対応に発光領域
８を構成している。
この際上記発光領域８は従来基板１上の能動素子２上に
延びる画素電極の全面に対応した形で構成されているの
で、この発光領域が凸凹の多い能勧累子併の直上に砥在
したものとなる。この場合には必然的に表示媒体にも段
差が発生しその内部に電界の集中個所ができるので、動
作中に表示謀体内の絶縁破壊が起こり易い。更にこの絶
縁破壊が起こると、その直下にある能動素子群も損傷し
て駆動回路の動作不良という致命的欠陥を招く場合もあ
る。
延びる画素電極の全面に対応した形で構成されているの
で、この発光領域が凸凹の多い能勧累子併の直上に砥在
したものとなる。この場合には必然的に表示媒体にも段
差が発生しその内部に電界の集中個所ができるので、動
作中に表示謀体内の絶縁破壊が起こり易い。更にこの絶
縁破壊が起こると、その直下にある能動素子群も損傷し
て駆動回路の動作不良という致命的欠陥を招く場合もあ
る。
ｔｏ） 発明の目的
本発明の目的は前述の諸点に鑑みなされたもので、ＥＬ
や液晶などを媒体とする表示装置において、画素を極上
の発光領域を制限して信頼性の向上を図ることにある。
や液晶などを媒体とする表示装置において、画素を極上
の発光領域を制限して信頼性の向上を図ることにある。
ｉｄＪ＠明の構成
本発明の１記の目的は、共通の基板上に規則的に配列さ
れた複数１固の画素！極を介して表承縄淳層を設け、か
つ該画素！極に対する駆動回路を一体的に集積化してな
る構成において、前記画素電極層の一部にぶ厚い絶縁膜
を設けて当該画素を極との残余の部分に発光領域を画定
することにより達成される。
れた複数１固の画素！極を介して表承縄淳層を設け、か
つ該画素！極に対する駆動回路を一体的に集積化してな
る構成において、前記画素電極層の一部にぶ厚い絶縁膜
を設けて当該画素を極との残余の部分に発光領域を画定
することにより達成される。
ｔｅｌ 発明の実施例
以下本発明の実施例について第２図を３照して説明する
。第２図は本発明に１づくＥＬ表示＠装のｌ四素分の構
成を示す断面図で、シリコンなどの半導体基板ｌの旧に
Ｍ ＯＳ ）フンジスタなどの能動素子群２とコンデン
サーや抵抗などの受動素子群８やそれ等の間の配線回路
などが集積して形成され、５ｉ０２などの絶縁層４で覆
い、その上に同素電極５を設けるまでは従来通りである
。
。第２図は本発明に１づくＥＬ表示＠装のｌ四素分の構
成を示す断面図で、シリコンなどの半導体基板ｌの旧に
Ｍ ＯＳ ）フンジスタなどの能動素子群２とコンデン
サーや抵抗などの受動素子群８やそれ等の間の配線回路
などが集積して形成され、５ｉ０２などの絶縁層４で覆
い、その上に同素電極５を設けるまでは従来通りである
。
本発明においては、この画素ｗＬ極５の上に５ｊ−０２
などのぶ厚い絶縁１ＩＩ９を形成し、然る後に凸凹の多
い能動素子群２のある場所を避けて、駆＃ＪＩＬｉｌ路
素子のない、或いは比較的平坦な受動素子の場所を選ん
で、エツチングして前記のぶ厚い絶縁膜９を除去する。
などのぶ厚い絶縁１ＩＩ９を形成し、然る後に凸凹の多
い能動素子群２のある場所を避けて、駆＃ＪＩＬｉｌ路
素子のない、或いは比較的平坦な受動素子の場所を選ん
で、エツチングして前記のぶ厚い絶縁膜９を除去する。
七の−Ｈにまた従来と同じように誘電体層にはさまれた
ＥＬＩを設け、最後に透明な前面１物７を形成する。
ＥＬＩを設け、最後に透明な前面１物７を形成する。
従来のＷ造では画素電極５とＡｉ１面電物７との対抗頭
載８全部が発光領域となるのであるが、本発明の場合ぶ
厚い絶縁膜９が両ｔｆＩｊ４闇の一部に介在して隣接す
るＥＬ１１＃６の内部の電界強度が不足して発光せず、
ぶ厚い絶縁ｆｌＩ４９の存在しない８ａの領域のみが発
光領域となる。
載８全部が発光領域となるのであるが、本発明の場合ぶ
厚い絶縁膜９が両ｔｆＩｊ４闇の一部に介在して隣接す
るＥＬ１１＃６の内部の電界強度が不足して発光せず、
ぶ厚い絶縁ｆｌＩ４９の存在しない８ａの領域のみが発
光領域となる。
発光領域８８．は上記のエツチング工程の際、自由にそ
の場所を選べるので、これを比較的平坦な部分、即ち駆
動回路素子のない所か、受動素子群のある部分に限定す
ると、発光領域の）！；Ｌ層内の電界分布は一様になっ
て電界の集中がなく、従ってＥＬ層内の絶縁破壊が起こ
りにくい。
の場所を選べるので、これを比較的平坦な部分、即ち駆
動回路素子のない所か、受動素子群のある部分に限定す
ると、発光領域の）！；Ｌ層内の電界分布は一様になっ
て電界の集中がなく、従ってＥＬ層内の絶縁破壊が起こ
りにくい。
さらに能ｍ素子のある場所には発光領域を設けないから
該能動素子がＥＬＩＪ！ｌｌの絶縁破壊の影豐で損傷す
ることはない。
該能動素子がＥＬＩＪ！ｌｌの絶縁破壊の影豐で損傷す
ることはない。
以上の構造は表示媒体が液晶であっても全く同様に適用
できる。
できる。
（ト）発明の効果
以上の説明から明らかなように、半導体基板上に駆動回
路を一体的に集積化したＥＬ又は液晶表示装置において
、本発明を適用することにより、表示媒体−内の絶縁破
壊を抑止し、また絶縁破壊が万−起こってもそれによっ
て駆動回路の能動素子が破損して駆動回路の一作不良と
いう致命的欠陥が回避できるので、当該表示装置の品質
と信頼度を向１できる効果がある。
路を一体的に集積化したＥＬ又は液晶表示装置において
、本発明を適用することにより、表示媒体−内の絶縁破
壊を抑止し、また絶縁破壊が万−起こってもそれによっ
て駆動回路の能動素子が破損して駆動回路の一作不良と
いう致命的欠陥が回避できるので、当該表示装置の品質
と信頼度を向１できる効果がある。
第１図は従来の駆動回路を一体的に集積したＥＬ表示装
置の１＋１素分の構成を示す概念的な断面図、第２図は
本発明に基づ（ｌｆｌＬ表示装置の同様な断面図を示す
。 １は半導体系板、２は駆動回路の能動素子群、８は駆動
回路の受動素子群、４は絶縁層、５は画素電嘲％６は誘
電体層ではさんだＥＬ層、７は前面電極、８は発光領域
、８ａは本発明に基づく制限された発光領域、９は本発
明に基づくぶ厚い絶縁膜をそれぞれ示す。
置の１＋１素分の構成を示す概念的な断面図、第２図は
本発明に基づ（ｌｆｌＬ表示装置の同様な断面図を示す
。 １は半導体系板、２は駆動回路の能動素子群、８は駆動
回路の受動素子群、４は絶縁層、５は画素電嘲％６は誘
電体層ではさんだＥＬ層、７は前面電極、８は発光領域
、８ａは本発明に基づく制限された発光領域、９は本発
明に基づくぶ厚い絶縁膜をそれぞれ示す。
Claims (1)
- 共通の基板上に規則的に配列された複数個の内素電極を
介して表示媒体層を設け、かつ該画素電極に対する駆動
回路を一体的に集積化してなる構成において、前記画素
電極との一部にぶ厚い絶縁膜を設けて当該１＠素［ｆｔ
ｊ’ｌｈの残余の部分に発光領域を画定してなることを
特徴と“する表示装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052745A JPS58169177A (ja) | 1982-03-30 | 1982-03-30 | 表示装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57052745A JPS58169177A (ja) | 1982-03-30 | 1982-03-30 | 表示装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58169177A true JPS58169177A (ja) | 1983-10-05 |
Family
ID=12923451
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57052745A Pending JPS58169177A (ja) | 1982-03-30 | 1982-03-30 | 表示装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58169177A (ja) |
-
1982
- 1982-03-30 JP JP57052745A patent/JPS58169177A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101182521B1 (ko) | 액정 표시 장치 및 이의 제조 방법 | |
| US8395744B2 (en) | Display device including dummy pixel region | |
| US10685986B2 (en) | Display device and method for manufacturing display device | |
| JP2008209959A (ja) | 液晶表示装置及びその製造方法 | |
| JPH04163528A (ja) | アクティブマトリクス表示装置 | |
| JP2003149675A5 (ja) | ||
| US5825439A (en) | Array substrate for display | |
| KR20080102669A (ko) | 표시장치 | |
| US7079199B2 (en) | Liquid crystal display panel | |
| US5477357A (en) | Liquid crystal display device having a management symbol pattern formed on a substrate | |
| US8237359B2 (en) | Display apparatus | |
| JP3123616B2 (ja) | 液晶表示装置の実装方法 | |
| JPS58169177A (ja) | 表示装置 | |
| JP3552780B2 (ja) | 液晶表示装置 | |
| JP2007183581A (ja) | 能動素子アレイ基板 | |
| JP3541328B2 (ja) | 液晶表示装置 | |
| JPH01255831A (ja) | 平面デイスプレイ | |
| JPH07199222A (ja) | 液晶表示装置 | |
| JPS5958468A (ja) | 表示装置 | |
| JPS6236687A (ja) | 表示装置 | |
| JPH07112069B2 (ja) | 表示装置 | |
| US10693087B2 (en) | Display panel with a metal wire array disposed on the bending region of a flexible substrate | |
| JPH02223929A (ja) | 液晶デイスプレイ装置 | |
| JPS59165094A (ja) | Ｅｌ表示装置 | |
| JP3148461B2 (ja) | 液晶表示モジュールの信号配線構造 |