JPS595538A - 複合スイツチ - Google Patents
複合スイツチInfo
- Publication number
- JPS595538A JPS595538A JP11472282A JP11472282A JPS595538A JP S595538 A JPS595538 A JP S595538A JP 11472282 A JP11472282 A JP 11472282A JP 11472282 A JP11472282 A JP 11472282A JP S595538 A JPS595538 A JP S595538A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- resistor
- buffer circuit
- input
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Push-Button Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はバッファ回路とプルアンプ抵抗器とを内蔵した
複合スイッチに関するものである。
複合スイッチに関するものである。
ＣＰＵ （中央処理装置）を用いた電子装置は、例えば
第１図に示すように、装置の初期状態設定、機能設定、
機能切替等をＣＰＵがアクセスできる入力ポート（１１
）の入力に接続したスイッチ（１２）によって行うのが
一般的である。前記入力ポート（１１）の入力にはスイ
ッチ（１２）の電源Ｖｃｅ側にプルアンプ抵抗器（１３
）が接続され、スイッチ（１２）がオフのときに、その
入力電圧が安定化されている。入力ポート（１１）の出
力は、データバス（１４）を介してＣＰＵ（１５）に接
続され、込インチによって設定されたデータがＣＰＵ（
１５）に読み込まれる。ＣＰＵはアドレスバス（１６）
、コントロールハス（１７）によりデコーダ（１８）で
所望の入力ポートを選択しデータを読込みその指示に従
ってあらかじめプログラムされた指示に従って装置の制
御を行なう。
第１図に示すように、装置の初期状態設定、機能設定、
機能切替等をＣＰＵがアクセスできる入力ポート（１１
）の入力に接続したスイッチ（１２）によって行うのが
一般的である。前記入力ポート（１１）の入力にはスイ
ッチ（１２）の電源Ｖｃｅ側にプルアンプ抵抗器（１３
）が接続され、スイッチ（１２）がオフのときに、その
入力電圧が安定化されている。入力ポート（１１）の出
力は、データバス（１４）を介してＣＰＵ（１５）に接
続され、込インチによって設定されたデータがＣＰＵ（
１５）に読み込まれる。ＣＰＵはアドレスバス（１６）
、コントロールハス（１７）によりデコーダ（１８）で
所望の入力ポートを選択しデータを読込みその指示に従
ってあらかじめプログラムされた指示に従って装置の制
御を行なう。
従来、上述の電子装置には、入力ポートとしてバッファ
回路を複数内蔵した集積回路（例えば７４ＬＳ２４４）
が使用され、スイッチとしてＤＩＰタイプのスイッチが
使用される。またプルアンプ抵抗器としては、単品のカ
ーボン抵抗器やＳＩＰ、ＤＩＰタイプの抵抗アレーが使
用されている。
回路を複数内蔵した集積回路（例えば７４ＬＳ２４４）
が使用され、スイッチとしてＤＩＰタイプのスイッチが
使用される。またプルアンプ抵抗器としては、単品のカ
ーボン抵抗器やＳＩＰ、ＤＩＰタイプの抵抗アレーが使
用されている。
ところが、このように入力ボート、スイッチ。
プルアンプ抵抗器をそれぞれ別々にプリント配線基板に
搭載すると、その作業が煩雑になるという間問題があっ
た。
搭載すると、その作業が煩雑になるという間問題があっ
た。
また、実装スペースを広く要するので、集積度の面から
も不利となるという問題があった。
も不利となるという問題があった。
本発明は上述した問題点を解消するためになされたちの
で、同・ケース内にスイッチと抵抗器とＩＮノファ回路
とを備えることにより、作業の合理化や部品点数の削減
及び集積度の向上を図るようにした複合スイッチを堤供
することを目的とするものである。
で、同・ケース内にスイッチと抵抗器とＩＮノファ回路
とを備えることにより、作業の合理化や部品点数の削減
及び集積度の向上を図るようにした複合スイッチを堤供
することを目的とするものである。
以下、本発明を図面に示す実施例に基いて説明する。
第２図に示すように、ＤＩＰタイプのスイッチ本体（１
）内の図示しない基板上に、スイッチ（２）、抵抗チッ
プ（３１，１−ライステートバッファ回路の半導体チッ
プ（４）を搭載する。
）内の図示しない基板上に、スイッチ（２）、抵抗チッ
プ（３１，１−ライステートバッファ回路の半導体チッ
プ（４）を搭載する。
第２図では例として１素子（１スイツチ）分のみを示し
ているが実際には複数素子（複数スイッチ）をスイッチ
本体（１）に収納することが可能である。
ているが実際には複数素子（複数スイッチ）をスイッチ
本体（１）に収納することが可能である。
スイッチ（２）の一方の端子（２ａ）は、基板上でパタ
ーンによって外部端子（５）に接続される。
ーンによって外部端子（５）に接続される。
ノ、インチ（２）の他方の端子（２ｂ）も、同様にパタ
ーンによって抵抗チップ（３）及び］・ライスチー）−
バッファ回路の入力に接続され、前記抵抗子ノブ（３）
は同じくパターンによって外部端子（６）に接続される
。バッファ回路（４）の出力端子及びバッファ回路（４
）の出力を外部より制御するコントロール端子もそれぞ
れパターンにより外部端子＋７１． ＋８１に接続され
ている。
ーンによって抵抗チップ（３）及び］・ライスチー）−
バッファ回路の入力に接続され、前記抵抗子ノブ（３）
は同じくパターンによって外部端子（６）に接続される
。バッファ回路（４）の出力端子及びバッファ回路（４
）の出力を外部より制御するコントロール端子もそれぞ
れパターンにより外部端子＋７１． ＋８１に接続され
ている。
、二のように構成したスイッチを第１図に示した電子回
路に使用すると、スイッチ本体＋１）内にはスイッチ（
２）１ 抵抗チップ（３）、］・ライスチー）バッファ
回路の半導体チップ（４）が組み込まれているので、機
能設定９機能切替等を行うスイッチをスイッチ（２）で
、プルアップ抵抗器を抵抗チップ（３）で、入力ボート
をバッファ回路の半導体チップ（４）で構成することが
できる。
路に使用すると、スイッチ本体＋１）内にはスイッチ（
２）１ 抵抗チップ（３）、］・ライスチー）バッファ
回路の半導体チップ（４）が組み込まれているので、機
能設定９機能切替等を行うスイッチをスイッチ（２）で
、プルアップ抵抗器を抵抗チップ（３）で、入力ボート
をバッファ回路の半導体チップ（４）で構成することが
できる。
従って、スイッチ本体（１１はスイッチ、プルアップ抵
抗器、入カポ−）・の機能を有するので、部品点数が少
なくなり且つ実装スペースも少なくすることができる。
抗器、入カポ−）・の機能を有するので、部品点数が少
なくなり且つ実装スペースも少なくすることができる。
第３図は他の例を示したもので、第２図の実施例のスイ
ッチ、抵抗チップ。トライステートハ／ファ回路の半導
体デフ・ブからなる回路をＤ Ｉ Ｐタイプのスイッチ
本体（＋１内の図示しない基板上に複数搭載し且つ抵抗
チップ（：３）の外部端７− ＋６＋及びｌ−ライステ
ートバッファ回路のコン１−ロール端子（８）をそれぞ
れ基板上で接続して共通化している。
ッチ、抵抗チップ。トライステートハ／ファ回路の半導
体デフ・ブからなる回路をＤ Ｉ Ｐタイプのスイッチ
本体（＋１内の図示しない基板上に複数搭載し且つ抵抗
チップ（：３）の外部端７− ＋６＋及びｌ−ライステ
ートバッファ回路のコン１−ロール端子（８）をそれぞ
れ基板上で接続して共通化している。
このように構成することにより、一層部品点数が少なく
なり且つ実装スペースを少なくすることができる。
なり且つ実装スペースを少なくすることができる。
上述したように本発明によれば、スイッチとプルアップ
抵抗器とバッファ回路とを同一ケース内に一体に組み込
んだので、従来のようにそれぞれの部品を別々に組め込
んでその作業が煩雑になるという問題を解消すると共に
、部品点数の削減や集積度の向上をも有効に図るという
効果を奏するものである。
抵抗器とバッファ回路とを同一ケース内に一体に組み込
んだので、従来のようにそれぞれの部品を別々に組め込
んでその作業が煩雑になるという問題を解消すると共に
、部品点数の削減や集積度の向上をも有効に図るという
効果を奏するものである。
第１図はＣＰＵを用いた電子回路の例を示す回路図、第
２図は本発明スイッチの一実施例の内部接続を示す接続
図、第３図は他の例の接続図である。 （Ｊ）、スイッチ本体 （２）；スイッチ（３）；
抵抗子ノブ （４）、半導体千ノブ（５）〜（８
）、端子 特許出願人 冨士ゼロックス株式会社代 理 人
小 堀 益 （はが２名）第１図 第２図 第 ３ 図
２図は本発明スイッチの一実施例の内部接続を示す接続
図、第３図は他の例の接続図である。 （Ｊ）、スイッチ本体 （２）；スイッチ（３）；
抵抗子ノブ （４）、半導体千ノブ（５）〜（８
）、端子 特許出願人 冨士ゼロックス株式会社代 理 人
小 堀 益 （はが２名）第１図 第２図 第 ３ 図
Claims (1)
- １、 バッファ回路と、このバッファ回路の入力を開閉
するスイッチと１．このスイッチがオフのときに、前記
バッファ回路の入力電圧を安定化するためのプルアンプ
抵抗器とを同一ケース内に一体に組み込んだことを特徴
とする複合スイッチ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11472282A JPS595538A (ja) | 1982-06-30 | 1982-06-30 | 複合スイツチ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11472282A JPS595538A (ja) | 1982-06-30 | 1982-06-30 | 複合スイツチ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS595538A true JPS595538A (ja) | 1984-01-12 |
Family
ID=14644978
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11472282A Pending JPS595538A (ja) | 1982-06-30 | 1982-06-30 | 複合スイツチ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS595538A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61132537A (ja) * | 1984-11-30 | 1986-06-20 | Hoya Corp | 眼鏡用レンズ及びその製造方法 |
-
1982
- 1982-06-30 JP JP11472282A patent/JPS595538A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61132537A (ja) * | 1984-11-30 | 1986-06-20 | Hoya Corp | 眼鏡用レンズ及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPS63190422A (ja) | 温度補償型出力バッファ | |
| JPS595538A (ja) | 複合スイツチ | |
| JPH0333927A (ja) | 電子機器 | |
| JPH02125518A (ja) | 半導体集積回路 | |
| JP2662156B2 (ja) | 集積回路のノイズ低減装置 | |
| JPH0278319A (ja) | 半導体集積回路装置 | |
| JP3160967B2 (ja) | 半導体集積回路 | |
| JPH0462963A (ja) | 半導体装置 | |
| JPH0237067Y2 (ja) | ||
| JP2560618B2 (ja) | Ｉｃパッケージ | |
| JPH04914A (ja) | 半導体集積回路装置 | |
| JPH07225640A (ja) | プリント板共用化回路 | |
| JPH0451712A (ja) | 半導体装置 | |
| JPS595537A (ja) | 複合スイツチ | |
| JPH0570939B2 (ja) | ||
| JPH04220785A (ja) | プログラマブル抵抗内蔵マイクロコンピュータ | |
| JPH0554153A (ja) | 半導体集積回路装置 | |
| JPH01225388A (ja) | プリント配線基板の回路 | |
| JPS62267846A (ja) | マイクロコンピユ−タ | |
| JPH07120570B2 (ja) | 抵抗チップ | |
| JPH08250648A (ja) | 半導体装置およびそれを用いた論理回路 | |
| JPH0617242U (ja) | Ｉｃのピン切替え回路 | |
| JPH02214328A (ja) | 出力制御装置 | |
| JPH04167556A (ja) | 半導体装置 | |
| JPH0520514A (ja) | Ｉｃカード |