JPS5953705B2 - 混成集積回路の製造方法 - Google Patents
混成集積回路の製造方法Info
- Publication number
- JPS5953705B2 JPS5953705B2 JP54104237A JP10423779A JPS5953705B2 JP S5953705 B2 JPS5953705 B2 JP S5953705B2 JP 54104237 A JP54104237 A JP 54104237A JP 10423779 A JP10423779 A JP 10423779A JP S5953705 B2 JPS5953705 B2 JP S5953705B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor active
- hybrid integrated
- resin
- integrated circuits
- film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of semiconductor or other solid state devices
- H01L25/16—Assemblies consisting of a plurality of semiconductor or other solid state devices the devices being of types provided for in two or more different subclasses of H10B, H10D, H10F, H10H, H10K or H10N, e.g. forming hybrid circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Non-Metallic Protective Coatings For Printed Circuits (AREA)
Description
【発明の詳細な説明】
本発明は混成集積回路の製造方法に関するものである。
混成集積回路はダイオード、トランジスタ、ＩＣなどの
すぐれた半導体能動素子と薄膜、厚膜の抵抗、コンデン
サなどのすぐれた受動素子とを用い、ボンディング技術
により確実に接続して一体化した回路であり、高信頼性
、高性能を有した回路を低価格で生産できるという特徴
をもつている。
すぐれた半導体能動素子と薄膜、厚膜の抵抗、コンデン
サなどのすぐれた受動素子とを用い、ボンディング技術
により確実に接続して一体化した回路であり、高信頼性
、高性能を有した回路を低価格で生産できるという特徴
をもつている。
また半導体能動素子と膜受動素子を接続後、回路機能を
動作させながら、所望の回路特性が得られる様、一部の
膜受動素子値をレーザー光によリ調整するいわゆる動作
トリミングも可能という利点を有している。
動作させながら、所望の回路特性が得られる様、一部の
膜受動素子値をレーザー光によリ調整するいわゆる動作
トリミングも可能という利点を有している。
一方、混成集積回路は半導体能動素子、膜受動素子を化
学的汚染やキズなどから保護するため保護膜で被覆する
ことが必要な場合があり、一般的にはシリコーン系樹脂
で被覆する方法が用いられている。
学的汚染やキズなどから保護するため保護膜で被覆する
ことが必要な場合があり、一般的にはシリコーン系樹脂
で被覆する方法が用いられている。
半導体能動素子用樹脂としてはナトリウムイオンや水分
などの透過を防止し、かつ素子全体を半球状に被覆でき
る程度の粘度を有し、密着・性、機械的保護膜としてす
ぐれていることが必要であり従来はやや高粘度のシリコ
ーン系樹脂が用いられていた。膜受動素子用樹脂として
はナトリウムイオンや水分の影響を避けることよりも、
むしろ表面流れがよく、均一に基板全体を被覆し、機械
的な保護膜としてすぐれ、また密着性の良いことが必要
であり、従来はやや低粘度のシリコーン系樹脂を用いて
いた。樹脂コートの一般的工程としては薄膜抵抗、薄膜
コンデンサなどの膜受動素子を有した絶縁性基板に、ダ
イオード、トランジスタ、ＩＣなどの半導体能動素子を
ボンディング法により接続した後、半導体能動素子を透
明な樹脂材で被覆する。次にレーザー光により動作トリ
ミングをした後透明な樹脂材で半導体能動素子膜受動素
子の全面を被覆している。ここで問題となることは、半
導体能動素子を透明の樹脂コート材で被覆しているため
、動作トリミング時に用いる位置合わせ用照明光が半導
体能動素子表面を照射し、周知のように半導体能動素子
の特性が光照射中のみドリフトするため後工程の特性検
査で不良に至るものが発見されることである。
などの透過を防止し、かつ素子全体を半球状に被覆でき
る程度の粘度を有し、密着・性、機械的保護膜としてす
ぐれていることが必要であり従来はやや高粘度のシリコ
ーン系樹脂が用いられていた。膜受動素子用樹脂として
はナトリウムイオンや水分の影響を避けることよりも、
むしろ表面流れがよく、均一に基板全体を被覆し、機械
的な保護膜としてすぐれ、また密着性の良いことが必要
であり、従来はやや低粘度のシリコーン系樹脂を用いて
いた。樹脂コートの一般的工程としては薄膜抵抗、薄膜
コンデンサなどの膜受動素子を有した絶縁性基板に、ダ
イオード、トランジスタ、ＩＣなどの半導体能動素子を
ボンディング法により接続した後、半導体能動素子を透
明な樹脂材で被覆する。次にレーザー光により動作トリ
ミングをした後透明な樹脂材で半導体能動素子膜受動素
子の全面を被覆している。ここで問題となることは、半
導体能動素子を透明の樹脂コート材で被覆しているため
、動作トリミング時に用いる位置合わせ用照明光が半導
体能動素子表面を照射し、周知のように半導体能動素子
の特性が光照射中のみドリフトするため後工程の特性検
査で不良に至るものが発見されることである。
これを避けるためには、位置合わせ用照明を位置合わせ
する時にのみ使用し、レーザー光で動作トリミングする
時には照明を使用しない方法が考えられるが、位置合わ
せ終了ごとに照明を切ることは非常にわずられしく、ま
たレーザー光で動作トリミング中、指定の場所を調整し
ているかという不安要素を残すことになる。
する時にのみ使用し、レーザー光で動作トリミングする
時には照明を使用しない方法が考えられるが、位置合わ
せ終了ごとに照明を切ることは非常にわずられしく、ま
たレーザー光で動作トリミング中、指定の場所を調整し
ているかという不安要素を残すことになる。
かかる欠点を除去するために、本発明では半導体能動素
子を黒色や灰色などの不透明樹脂で樹脂コートし、膜受
動素子を透明樹脂で樹脂コートしようとするものである
。
子を黒色や灰色などの不透明樹脂で樹脂コートし、膜受
動素子を透明樹脂で樹脂コートしようとするものである
。
半導体能動素子が不透明な樹脂でコートされているため
、上述のような照明光の影響を受けることがなく、また
膜受動素子が透明な樹脂でコートされているため、パタ
ーンの識別が可能で方向性を見失うことがないという利
点がある。以下に本発明の実施例を第１図ａ−ｄを参照
して具体的に説明する。
、上述のような照明光の影響を受けることがなく、また
膜受動素子が透明な樹脂でコートされているため、パタ
ーンの識別が可能で方向性を見失うことがないという利
点がある。以下に本発明の実施例を第１図ａ−ｄを参照
して具体的に説明する。
タンタル薄膜コンデンサ、タンタル薄膜抵抗などの膜受
動素子３を有した絶縁性基板１に外部リード端子２を周
知のボンデイング法により熱圧着する（第１図ａ）。
動素子３を有した絶縁性基板１に外部リード端子２を周
知のボンデイング法により熱圧着する（第１図ａ）。
次にビームリードＩＣ４を前記基板１の指定の位置にボ
ンデイング法により熱圧着後（第１図ｂ）、ビームリー
ドＩＣ４の電気的特性検査を行う。不良と判定された場
合はビームリードＩＣ４を除去し、再度、別のビームリ
ードＩＣ；４を熱圧着し良品が得られるまでくり返す。
良品と判定された場合にはビームリードＩＣ４を黒色の
シリコーン系樹脂で樹脂コートする（第１図ｃ）。次に
レーザ光により薄膜抵抗値を調整しながら動作トリミン
グし、このあと、膜受動素子、半導体能動素子の全面を
シリコーン系透明樹脂６で樹脂コートする（第１図ｄ）
。
ンデイング法により熱圧着後（第１図ｂ）、ビームリー
ドＩＣ４の電気的特性検査を行う。不良と判定された場
合はビームリードＩＣ４を除去し、再度、別のビームリ
ードＩＣ；４を熱圧着し良品が得られるまでくり返す。
良品と判定された場合にはビームリードＩＣ４を黒色の
シリコーン系樹脂で樹脂コートする（第１図ｃ）。次に
レーザ光により薄膜抵抗値を調整しながら動作トリミン
グし、このあと、膜受動素子、半導体能動素子の全面を
シリコーン系透明樹脂６で樹脂コートする（第１図ｄ）
。
このようにして作製した混成集積回路は後工程で特性検
査不良が発生することなく、また方向性を見失うことも
ないので、本発明は充分実用に供せられるものである。
査不良が発生することなく、また方向性を見失うことも
ないので、本発明は充分実用に供せられるものである。
なお、透明樹脂６は不透明樹脂５にかぶさるように設け
てもよい。
てもよい。
また外付部品として半導体能動素子のほかにチツプコン
デンのような受動素子を設けたものであつてもよく、こ
の場合外付受動素子にも不透明樹脂で被覆した方が手間
をかけぬ保護法として好適であるが、透明樹脂でコート
してもよい。
デンのような受動素子を設けたものであつてもよく、こ
の場合外付受動素子にも不透明樹脂で被覆した方が手間
をかけぬ保護法として好適であるが、透明樹脂でコート
してもよい。
第１図ａ−ｄは本発明の一実施例をプロセス順に従つて
順次説明する外形図である。 図中の符号、１・・・・・・絶縁性基板、２・・・・・
・外部リード端子、３・・・・・・膜受動素子、４・・
・・・・ビームリードＩＣ、５・・・・・・不透明樹脂
、６・・・・・・透明樹脂。
順次説明する外形図である。 図中の符号、１・・・・・・絶縁性基板、２・・・・・
・外部リード端子、３・・・・・・膜受動素子、４・・
・・・・ビームリードＩＣ、５・・・・・・不透明樹脂
、６・・・・・・透明樹脂。
Claims (1)
- １ 膜受動素子を設けた絶縁性基板上に半導体能動素子
を接続した混成集積回路の製造方法において、該半導体
能動素子を不透明樹脂で被覆した後に該膜受動素子にレ
ーザトリミングを行うことを特徴とする混成集積回路の
製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54104237A JPS5953705B2 (ja) | 1979-08-15 | 1979-08-15 | 混成集積回路の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP54104237A JPS5953705B2 (ja) | 1979-08-15 | 1979-08-15 | 混成集積回路の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5627948A JPS5627948A (en) | 1981-03-18 |
| JPS5953705B2 true JPS5953705B2 (ja) | 1984-12-26 |
Family
ID=14375346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP54104237A Expired JPS5953705B2 (ja) | 1979-08-15 | 1979-08-15 | 混成集積回路の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5953705B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0423330Y2 (ja) * | 1985-10-30 | 1992-05-29 |
-
1979
- 1979-08-15 JP JP54104237A patent/JPS5953705B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5627948A (en) | 1981-03-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5600071A (en) | Vertically integrated sensor structure and method | |
| US6881274B2 (en) | Carrier for cleaning sockets for semiconductor components having contact balls | |
| US4172907A (en) | Method of protecting bumped semiconductor chips | |
| US20050014298A1 (en) | Memory card with raised portion | |
| US4526859A (en) | Metallization of a ceramic substrate | |
| KR19980047801A (ko) | 웨이퍼 레벨 칩 스케일 패키지 및 그의 제조 방법 | |
| KR970008536A (ko) | 반도체 장치 및 그 제조 방법 | |
| JPS5850417B2 (ja) | 半導体装置の製造方法 | |
| WO1992010856A1 (en) | Optoelectronic device component package and method of making the same | |
| JP2000195891A (ja) | 半導体素子の製造方法 | |
| US5457878A (en) | Method for mounting integrated circuit chips on a mini-board | |
| KR100380701B1 (ko) | 표면장착용반도체장치제조방법및표면장착용반도체장치 | |
| JPH0652732B2 (ja) | パツシベ−シヨン膜の形成方法 | |
| JPS5953705B2 (ja) | 混成集積回路の製造方法 | |
| US4921810A (en) | Method for testing semiconductor devices | |
| Sinnadurai | An evaluation of plastic coatings for high reliability microcircuits | |
| JPS5785240A (en) | Semiconductor device | |
| JP3328975B2 (ja) | 半導体ウェーハ | |
| JPS62214649A (ja) | 半導体装置 | |
| RU1251749C (ru) | Способ изготовления полупроводниковых приборов с объемными выводами | |
| JP3018132B2 (ja) | 磁気抵抗素子 | |
| JP3200754B2 (ja) | 半導体装置の製造方法 | |
| JPH03132048A (ja) | 半導体装置 | |
| JPS601847A (ja) | 混成集積回路 | |
| JPS62108554A (ja) | 混成集積回路装置及びその製造方法 |