JPS5952330A - インタ−フエ−ス回路 - Google Patents
インタ−フエ−ス回路Info
- Publication number
- JPS5952330A JPS5952330A JP57161588A JP16158882A JPS5952330A JP S5952330 A JPS5952330 A JP S5952330A JP 57161588 A JP57161588 A JP 57161588A JP 16158882 A JP16158882 A JP 16158882A JP S5952330 A JPS5952330 A JP S5952330A
- Authority
- JP
- Japan
- Prior art keywords
- computer
- input
- output
- switch
- simulation
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F11/00—Error detection; Error correction; Monitoring
- G06F11/22—Detection or location of defective computer hardware by testing during standby operation or during idle time, e.g. start-up testing
- G06F11/26—Functional testing
- G06F11/261—Functional testing by simulating additional hardware, e.g. fault simulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- General Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Quality & Reliability (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Test And Diagnosis Of Digital Computers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は計算機とその計算機によって制御される被制御
装置との間に設けられるインターフェース回路に関する
。
装置との間に設けられるインターフェース回路に関する
。
計算機を用いて被制御装置を制御するシステムでは、計
算機のプログラムのデバッグ時やメンテナンス時等の計
算機の検査時に、計算機を被制御装置から切離してシミ
スレージョンする必要がある。計算機と被制御装置との
間に設けられた従来のインターフェース回路は、計算機
と被制御装置とを連結する機能のみを有していた。その
ため。
算機のプログラムのデバッグ時やメンテナンス時等の計
算機の検査時に、計算機を被制御装置から切離してシミ
スレージョンする必要がある。計算機と被制御装置との
間に設けられた従来のインターフェース回路は、計算機
と被制御装置とを連結する機能のみを有していた。その
ため。
従来、計算機をシミスレージョンするには、先ず計算機
と被制御装置とを接続する信号線を切離し。
と被制御装置とを接続する信号線を切離し。
計算機とテス） ノ４ネル等の配線を行なった上で。
その後に入力設定をしてプログラムを走らせて予定の動
作をすることを確認していた。このように。
作をすることを確認していた。このように。
実際にシミュレーションする前に信号線の切離しや配線
作業があって手間がかかり、特に計算機の入出力端子が
多い場合には配線作業に時間を要してしまうという欠点
があった。
作業があって手間がかかり、特に計算機の入出力端子が
多い場合には配線作業に時間を要してしまうという欠点
があった。
本発明の目的は、上記従来の欠点を解決し、容易にシミ
ュレーションを行なえるインターフェース回路を提供す
ることにある。
ュレーションを行なえるインターフェース回路を提供す
ることにある。
本発明によれば、計算機の検査時に該計算機と１ビツト
の被制御装置とを切離す切替手段と、該切替手段によっ
て前記計算機と前記被制御装置とが切離された状態で前
記計算機を７ミユレーシヨンするシミュレーション回路
とを有するインターフェース回路が得られる。
の被制御装置とを切離す切替手段と、該切替手段によっ
て前記計算機と前記被制御装置とが切離された状態で前
記計算機を７ミユレーシヨンするシミュレーション回路
とを有するインターフェース回路が得られる。
以下図面を参照して本発明を説明する。
図は本発明の一実施例に係るインターフェース回路を示
し、このインターフェース回路は実機モードとシミュレ
ーションモードで動作を行う。図において、１は入力イ
ンターフェース回路、２は出力インターフェース回路、
３は計算機、４は電源を示している。実機モードでは、
実機即ち１ビツトの被制御装置（図示せず）と計算機３
とが入出力インターフェース回路１，２を介して連結さ
れている。実機モードとシミュレーションモードはモー
ド切替スイッチ５１で切替えられる。本実施例のインタ
ーフェース回路は、モード切替スイッチ５１及び入出力
インターフェース回路１．２から構成される。
し、このインターフェース回路は実機モードとシミュレ
ーションモードで動作を行う。図において、１は入力イ
ンターフェース回路、２は出力インターフェース回路、
３は計算機、４は電源を示している。実機モードでは、
実機即ち１ビツトの被制御装置（図示せず）と計算機３
とが入出力インターフェース回路１，２を介して連結さ
れている。実機モードとシミュレーションモードはモー
ド切替スイッチ５１で切替えられる。本実施例のインタ
ーフェース回路は、モード切替スイッチ５１及び入出力
インターフェース回路１．２から構成される。
図を参照すると、入力インターフェース回路１は９組算
機３の入力端子に対応して１個ずつ接続されている。シ
ミュレーション入力スイッチ１１．入力表示用発光ダイ
オード１２及び１ビツトの信号を受ける入力素子１３か
ら構成されている。寸だ。
機３の入力端子に対応して１個ずつ接続されている。シ
ミュレーション入力スイッチ１１．入力表示用発光ダイ
オード１２及び１ビツトの信号を受ける入力素子１３か
ら構成されている。寸だ。
出力インターフェース回路２は、計算機３の出力端子に
対応して１個ずつ接続されている。出力表示用発光ダイ
オード２１及び１ビツトの信号を送出する出力素子２２
から構成されている。本実施例のシミュレーション回路
は、シミュレーション入力スイッチ１１．入力表示用発
光ダイオード１２及び出力表示用発光ダイオード２１か
ら構成されている。５２はテストグランドを示している
。次に本実施例の動作について説明する。
対応して１個ずつ接続されている。出力表示用発光ダイ
オード２１及び１ビツトの信号を送出する出力素子２２
から構成されている。本実施例のシミュレーション回路
は、シミュレーション入力スイッチ１１．入力表示用発
光ダイオード１２及び出力表示用発光ダイオード２１か
ら構成されている。５２はテストグランドを示している
。次に本実施例の動作について説明する。
実機モード時には、モード切替スイッチ５１は図に示さ
れる状態、即ちモード切替スイッチ５１の電源供給側ス
イッチ５１ａが閉成、グランド側スイッチ５１． ｂが
開成の状態になっている。従ってこの状態では、電源４
から１ビツトの信号を受ける入力素子１３及び出力素子
２２に電源が供給され、被制御装置と計算機３とが入出
力インターフェース回路１，２を介して連結されている
。この実機モードの状態から、計算機３のプログラムの
デバッグ時やメンテナンス時等にはモード切替スイッチ
５１を動作、即ちスイッチ５１ａを開成。
れる状態、即ちモード切替スイッチ５１の電源供給側ス
イッチ５１ａが閉成、グランド側スイッチ５１． ｂが
開成の状態になっている。従ってこの状態では、電源４
から１ビツトの信号を受ける入力素子１３及び出力素子
２２に電源が供給され、被制御装置と計算機３とが入出
力インターフェース回路１，２を介して連結されている
。この実機モードの状態から、計算機３のプログラムの
デバッグ時やメンテナンス時等にはモード切替スイッチ
５１を動作、即ちスイッチ５１ａを開成。
スイッチ５１ｂを閉成状態にして、シミュレーションモ
ードが選択され、テストグランド５２が入力インターフ
ェース回路１に入力する。このシミュレーションモード
時には、電源４から入力素子１３及び出力素子２２に電
源が供給されず、被制御装置と計算機３とが切離される
。
ードが選択され、テストグランド５２が入力インターフ
ェース回路１に入力する。このシミュレーションモード
時には、電源４から入力素子１３及び出力素子２２に電
源が供給されず、被制御装置と計算機３とが切離される
。
このシミュレーションモード時において、シミュレーシ
ョン入力スイッチ１１を動作、即ち閉成させれば、入力
表示用発光ダイオードが点燈することによシミュレーシ
ョン入力を確認できる。
ョン入力スイッチ１１を動作、即ち閉成させれば、入力
表示用発光ダイオードが点燈することによシミュレーシ
ョン入力を確認できる。
計算機３は、このシミーレージョ・ン入力を判断し。
その結果を出力インターフェース回路２に出力する。こ
の出力を受ける出力インターフェース回路２では、出力
表示用発光ダイオード２１が点燈することによシ計算機
３の出力結果を確認できる。
の出力を受ける出力インターフェース回路２では、出力
表示用発光ダイオード２１が点燈することによシ計算機
３の出力結果を確認できる。
この実施例では、入出力表示用発光ダイ、オード１２．
２１が点燈するのは計算機３の入出力レベルがロウレベ
ルのときであるので、シミーレージ（５） ョン入力スイッチ１］でグランド側をオンオフしている
。また、入出力表示用発光ダイオード］２゜２１は、モ
ードに関係なく計算機３に入出力があれば表示されるの
で、稼働時に計算機３に入出力する信号を確認するとき
にも使用できる。
２１が点燈するのは計算機３の入出力レベルがロウレベ
ルのときであるので、シミーレージ（５） ョン入力スイッチ１］でグランド側をオンオフしている
。また、入出力表示用発光ダイオード］２゜２１は、モ
ードに関係なく計算機３に入出力があれば表示されるの
で、稼働時に計算機３に入出力する信号を確認するとき
にも使用できる。
以上の説明で明らかなように１本発明によれば。
計算機のプログラムのデバッグ時やメンテナンス時等に
、入出力信号を配線した状態で、テスト・クネル等の配
線をすることなしにモード切替スイッチによってシミュ
レーションモードに切替えることによシ容易にシミーレ
ーシヨンすることができるという効果がある。
、入出力信号を配線した状態で、テスト・クネル等の配
線をすることなしにモード切替スイッチによってシミュ
レーションモードに切替えることによシ容易にシミーレ
ーシヨンすることができるという効果がある。
図は本発明による一実施例の構成を示したブロック図で
ある。 記号の説明゛１は入力インターフェース回路、２は出力
インターフェース回路、３は計算機、４は電源、１１は
シミュレーション入力スイッチ、１２は入力表示用発光
ダイオード、１３は１ビツトの（６） 信号入力素子、２１は出力表示用発光ダイオード。 ２２は１ビツトの信号出力素子、５１はモード切替スイ
ッチ、５２はテストグランドをそれぞれあ 。 られしている。 （７）
ある。 記号の説明゛１は入力インターフェース回路、２は出力
インターフェース回路、３は計算機、４は電源、１１は
シミュレーション入力スイッチ、１２は入力表示用発光
ダイオード、１３は１ビツトの（６） 信号入力素子、２１は出力表示用発光ダイオード。 ２２は１ビツトの信号出力素子、５１はモード切替スイ
ッチ、５２はテストグランドをそれぞれあ 。 られしている。 （７）
Claims (1)
- １、計算機と該計算機によって制御される１ビツトの被
制御装置との間に設けられるインターフェース回路にお
いて、前記計算機の検査時に前記計算機と前記被制御装
置とを切離す切替手段と、該切替手段によって前記計算
機と前記被制御装置とが切離された状態で前記計算機を
シミュレーションするシミュレーション回路とを有する
インターフェース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161588A JPS5952330A (ja) | 1982-09-18 | 1982-09-18 | インタ−フエ−ス回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57161588A JPS5952330A (ja) | 1982-09-18 | 1982-09-18 | インタ−フエ−ス回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5952330A true JPS5952330A (ja) | 1984-03-26 |
Family
ID=15737979
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57161588A Pending JPS5952330A (ja) | 1982-09-18 | 1982-09-18 | インタ−フエ−ス回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5952330A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243540A (ja) * | 1985-04-22 | 1986-10-29 | Yokogawa Electric Corp | 分散型制御システムの機能検査方式 |
-
1982
- 1982-09-18 JP JP57161588A patent/JPS5952330A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61243540A (ja) * | 1985-04-22 | 1986-10-29 | Yokogawa Electric Corp | 分散型制御システムの機能検査方式 |
| JPH0123808B2 (ja) * | 1985-04-22 | 1989-05-09 | Yokogawa Electric Corp |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4935886A (en) | Plant control system including plant operation simulator | |
| GB2001178A (en) | Programmable circuit system tester | |
| CN210668925U (zh) | 通信线束、仿真测试设备和系统 | |
| JPS5952330A (ja) | インタ−フエ−ス回路 | |
| CN101409026A (zh) | 电气排故与plc应用技能训练考核装置及其方法 | |
| EP0362392A1 (en) | Pc simulation system | |
| CN111175632A (zh) | 一种基于python的单板测试系统 | |
| JPH0816092A (ja) | 訓練用シミュレータ装置 | |
| CN208126194U (zh) | 一种自动扶梯主控制板测试装置 | |
| JPH06139160A (ja) | 外部装置シミュレーション方式 | |
| JP3188037B2 (ja) | 電子連動装置における現場模擬化方法 | |
| JP2002244722A (ja) | プラント制御システム | |
| CN110311836A (zh) | 一种can通讯模拟测试装置 | |
| JPS57712A (en) | Decentralized train service control system | |
| SU845169A1 (ru) | Тренажер операторов систем управ-лЕНи | |
| JPH03261262A (ja) | 交換機用電子回路装置 | |
| JPH02162403A (ja) | デジタル制御システム | |
| JPH03220060A (ja) | 電子連動装置の現場機器入出力装置 | |
| JPS57154070A (en) | Automatic testing apparatus for sequence control device | |
| JPS5969812A (ja) | 監視制御装置 | |
| JPS57130105A (en) | Sequencer | |
| JPH0346038A (ja) | リアルチップ塔載方式 | |
| JPH09292914A (ja) | 仮想機器機能付監視制御システム | |
| JPH04188261A (ja) | 多重化計算機システム | |
| JPH0528543B2 (ja) |