JPS5951641A - マイクロコンピユ−タ間のデ−タ伝送方法 - Google Patents
マイクロコンピユ−タ間のデ−タ伝送方法Info
- Publication number
- JPS5951641A JPS5951641A JP57162543A JP16254382A JPS5951641A JP S5951641 A JPS5951641 A JP S5951641A JP 57162543 A JP57162543 A JP 57162543A JP 16254382 A JP16254382 A JP 16254382A JP S5951641 A JPS5951641 A JP S5951641A
- Authority
- JP
- Japan
- Prior art keywords
- data
- microcomputers
- output
- length
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F15/00—Digital computers in general; Data processing equipment in general
- G06F15/16—Combinations of two or more digital computers each having at least an arithmetic unit, a program unit and a register, e.g. for a simultaneous processing of several programs
- G06F15/163—Interprocessor communication
- G06F15/17—Interprocessor communication using an input/output type connection, e.g. channel, I/O port
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Theoretical Computer Science (AREA)
- Software Systems (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Bidirectional Digital Transmission (AREA)
- Data Exchanges In Wide-Area Networks (AREA)
- Small-Scale Networks (AREA)
- Communication Control (AREA)
- Maintenance And Management Of Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明は、ルームエアコンを構成する室外機と室内機あ
るいはビデオテープレコーダを構成する本体とカメラな
どのように相互に距離を隔てて独立した仕事をしながら
、双方向にデータの送受を必要とするマイクロコンピュ
ータ間のデータ伝送方法に関するものである。
るいはビデオテープレコーダを構成する本体とカメラな
どのように相互に距離を隔てて独立した仕事をしながら
、双方向にデータの送受を必要とするマイクロコンピュ
ータ間のデータ伝送方法に関するものである。
従来例の構成とその問題点
従来、マイクロコンピュータ間のデータ伝送方法は、伝
送データ線とマイクロコンピュータの入出力端子を節約
するため、シリアル伝送の方法が経済的であり、スター
ト・ストップビットを待った調歩同期方式や、転送用ク
ロックを持った２通量期方式などが知られ、これをプロ
グラムで制御したり、専用のＬＳＩや、この目的のため
のシフトバッファを持ったマイクロコンピュータが採用
さｎている。
送データ線とマイクロコンピュータの入出力端子を節約
するため、シリアル伝送の方法が経済的であり、スター
ト・ストップビットを待った調歩同期方式や、転送用ク
ロックを持った２通量期方式などが知られ、これをプロ
グラムで制御したり、専用のＬＳＩや、この目的のため
のシフトバッファを持ったマイクロコンピュータが採用
さｎている。
ところが、調歩同期方式は、低速のデータ伝送ではもっ
ども一般的なものであるが、スタートビットからストッ
プピットまでの間のデータ転送方向は変えられない。こ
れらをプログラムで副側１すると、常にスタートビット
の検出とデータサンプリング時におけるマージンを考慮
しなけれはならないし、専用のＬＳＩや、シフトバッフ
ァを持ったマイクロコンピュータではハードウェアのコ
ストが」二昇する。
ども一般的なものであるが、スタートビットからストッ
プピットまでの間のデータ転送方向は変えられない。こ
れらをプログラムで副側１すると、常にスタートビット
の検出とデータサンプリング時におけるマージンを考慮
しなけれはならないし、専用のＬＳＩや、シフトバッフ
ァを持ったマイクロコンピュータではハードウェアのコ
ストが」二昇する。
発明の目的
本発明は、上記従来の欠点を解消するもので、任意の距
離を隔てて疎結合さｎた２つのマイクロ／コンピュータ
間のデータ転送線を最少化ならしめ、かつ双方向のデー
タ受授が可能なようにし、ノイズや、データ転送線の異
常を検出すると、自動的に一定時間後復帰させ、データ
転送の信頼性を同士させることを目的とするものである
。
離を隔てて疎結合さｎた２つのマイクロ／コンピュータ
間のデータ転送線を最少化ならしめ、かつ双方向のデー
タ受授が可能なようにし、ノイズや、データ転送線の異
常を検出すると、自動的に一定時間後復帰させ、データ
転送の信頼性を同士させることを目的とするものである
。
発明ｑ構成
この目的を達成するために本発明は、インターバルタイ
マなどの内部タイマと少なくとも１本のマスク可能な割
込み入力線を持った２個のマイクロコンピュータを１本
の転送用データ線で接続し、これらのマスタＣＰＵとス
レーブＣＰＵは同じ長さのインターバルタイマが独立し
て動いているとき、インターバル長Ｔの３倍の周期３Ｔ
でデータの出力あるいは、３Ｔのインターバルでデータ
をサンプリングするものである。
マなどの内部タイマと少なくとも１本のマスク可能な割
込み入力線を持った２個のマイクロコンピュータを１本
の転送用データ線で接続し、これらのマスタＣＰＵとス
レーブＣＰＵは同じ長さのインターバルタイマが独立し
て動いているとき、インターバル長Ｔの３倍の周期３Ｔ
でデータの出力あるいは、３Ｔのインターバルでデータ
をサンプリングするものである。
これにより、１ブロック間で双方向のデータ送信ができ
、しかも、出力データを自分自信で読み返すことにより
、データバスの異常が検出でき、さらに、データビット
長を３Ｔに取ることで、データの立上が９、立下がり時
における不確定な頭載をはずし、データビットの中点で
サンプリングできるようになる。
、しかも、出力データを自分自信で読み返すことにより
、データバスの異常が検出でき、さらに、データビット
長を３Ｔに取ることで、データの立上が９、立下がり時
における不確定な頭載をはずし、データビットの中点で
サンプリングできるようになる。
実施例の説明
以下、本発明の一実施例を添付図面により説明する。
第１図に示すように、マスクＣＰＵ６とスレーブＣＰＵ
５が１本のデータ線１で結ばれておシ、マスタＣＰＵ５
の割込み入力端子４は、データ入力ボートに接続されて
いる。
５が１本のデータ線１で結ばれておシ、マスタＣＰＵ５
の割込み入力端子４は、データ入力ボートに接続されて
いる。
データ転送開始のトリガーは、スレーブＣＰＵ６が発信
し、第１図において、スレーブＣＰＵ６は、内部タイマ
に同期して、マスタＣＰＵ６にＬＯＷを出力し、正確に
３Ｔの期間保持する。
し、第１図において、スレーブＣＰＵ６は、内部タイマ
に同期して、マスタＣＰＵ６にＬＯＷを出力し、正確に
３Ｔの期間保持する。
この後スレーブＣＰＵ５は３Ｔのインターノ（ルにて、
２ビツトと同様に出力する。マスクＣＰＵ６は、最初Ｌ
ＯＷの立下がりにて外部割込みがかけられ、２Ｔ’ 後
にデータを取り込み、ＬＯＷであれば正常な割込みとし
て、データの取り込みシーケンスに入る。
２ビツトと同様に出力する。マスクＣＰＵ６は、最初Ｌ
ＯＷの立下がりにて外部割込みがかけられ、２Ｔ’ 後
にデータを取り込み、ＬＯＷであれば正常な割込みとし
て、データの取り込みシーケンスに入る。
マス、マスクＣＰＵ６は割込みをディスエーブルにし、
割込みが入力されてからｓ ＴＬ後に第１データビツト
を取り、ｓＴ’後に第２データビ、トを取り込む。
割込みが入力されてからｓ ＴＬ後に第１データビツト
を取り、ｓＴ’後に第２データビ、トを取り込む。
この後データの転送方向が変わり、１１Ｔ′後マスタｃ
ｐｔｙｅは初段のビット目を出力し、１４Ｔ’後次段の
ビット目を出力する。スレーブＣＰＵ５は、同様に割込
みを発信してから９Ｔまではデータ出力モード１２Ｔ後
には第１ビツト目の入力、１ｓＴ後には第２ビツト目の
入力になり、１５Ｔ後にウェイト状態になる。
ｐｔｙｅは初段のビット目を出力し、１４Ｔ’後次段の
ビット目を出力する。スレーブＣＰＵ５は、同様に割込
みを発信してから９Ｔまではデータ出力モード１２Ｔ後
には第１ビツト目の入力、１ｓＴ後には第２ビツト目の
入力になり、１５Ｔ後にウェイト状態になる。
ここで、Ｔ′は各々のインターバルタイマが独立で動作
していることから、最高Ｔの時間ずれが生じるため、例
えば、２Ｔ’とは、Ｔ（２Ｔ’（２Ｔを、６Ｔ’とは４
Ｔ＜６ Ｔ’＜ ６ Ｔ を意味する。
していることから、最高Ｔの時間ずれが生じるため、例
えば、２Ｔ’とは、Ｔ（２Ｔ’（２Ｔを、６Ｔ’とは４
Ｔ＜６ Ｔ’＜ ６ Ｔ を意味する。
このように設定することにより、各マイクロコンピュー
タ６．６におけるデータのサンプリングタイミングは、
データビットの＋〜−ｌ−の位置にくるため、最適な条
件になる。
タ６．６におけるデータのサンプリングタイミングは、
データビットの＋〜−ｌ−の位置にくるため、最適な条
件になる。
データの転送において、スレーブＣＰ Ｕ ５９１１１
はまず自分の準備が完了した時点で、データバスが３Ｔ
間Ｈｉ ｇ ｈであることを確認し、ＬＯＷを出力する
・ 次に３Ｔのインターバルにて２ビツトのデータを順番に
出力し、出力データをエコーしてリードし、一致してい
るかどうか確認する。もし、一致していなければデータ
線の異常か、データが衝突しでいるかであり、即、送信
を中断し、出力をＨｉｇｈにして、１ブロック期間ウェ
イトする。この間にマスクＣＰＵ６は次の転送の準備に
入る。
はまず自分の準備が完了した時点で、データバスが３Ｔ
間Ｈｉ ｇ ｈであることを確認し、ＬＯＷを出力する
・ 次に３Ｔのインターバルにて２ビツトのデータを順番に
出力し、出力データをエコーしてリードし、一致してい
るかどうか確認する。もし、一致していなければデータ
線の異常か、データが衝突しでいるかであり、即、送信
を中断し、出力をＨｉｇｈにして、１ブロック期間ウェ
イトする。この間にマスクＣＰＵ６は次の転送の準備に
入る。
もし一致しているなら、正常に送信されたものとして次
にデータリードモードになり、２ビツトのデータｉ３Ｔ
のインターバルにてサンプリングする。
にデータリードモードになり、２ビツトのデータｉ３Ｔ
のインターバルにてサンプリングする。
同様ニ、マスタｃｐｕｅは、このデータをエコリードし
てサンプリングし、出力したデータと異なっていないこ
とをチェックしている。もし、出力データに相違があれ
ば、マスタＣＰＵ６は送信を中断し、データ線ｆ Ｈｉ
ｇ ｈにして、１ブロツクの期間後、割込みをイネー
ブルにする。もし、出方データが致しておれば、２ビツ
ト出力後、データ線をＨｔｇｈにして割込みをイネーブ
ルにする。
てサンプリングし、出力したデータと異なっていないこ
とをチェックしている。もし、出力データに相違があれ
ば、マスタＣＰＵ６は送信を中断し、データ線ｆ Ｈｉ
ｇ ｈにして、１ブロツクの期間後、割込みをイネー
ブルにする。もし、出方データが致しておれば、２ビツ
ト出力後、データ線をＨｔｇｈにして割込みをイネーブ
ルにする。
このように、出力データをエコーリードして、各ＣＰＵ
Ｒ，６は、データ線の異常を確認し、エラーが発生した
なら、送信を中断して、１ブロツクデータの転送時間各
ＣＰＵ６，６はデータバスを開放してウェイトするよう
にする。
Ｒ，６は、データ線の異常を確認し、エラーが発生した
なら、送信を中断して、１ブロツクデータの転送時間各
ＣＰＵ６，６はデータバスを開放してウェイトするよう
にする。
ここで１ブロツク間とは５ビツト構成であれば５Ｘ３Ｔ
＝１ ｓＴ間となる。
＝１ ｓＴ間となる。
発明の効果
上記実施例より明らかなように本発明は、１本のデータ
線で、双方向のデータ転送ができ、かつデータの誤り検
出ができるため、ハードウェアが簡単になシ、捷た転送
にエツジを使用しないため、対ノイズによる影響が軽減
される優れた効果を奏するものである。
線で、双方向のデータ転送ができ、かつデータの誤り検
出ができるため、ハードウェアが簡単になシ、捷た転送
にエツジを使用しないため、対ノイズによる影響が軽減
される優れた効果を奏するものである。
第１図は本発明の一実施例におけるデータ伝送方法を具
備した伝送回路図、第２図は同データ伝送方ぬによる信
号の処理過程を示すタイミング図である。
備した伝送回路図、第２図は同データ伝送方ぬによる信
号の処理過程を示すタイミング図である。
Claims (2)
- （１）複数のマイクロコンピュータと、１本の共通デー
タ線と、１本の共通グランド線に接続さ扛、伝送開始の
同期合わせをフ煽グラムでマスク可能な割り込入力で制
御し、かつデータの伝送方向が時間軸で定義されるシリ
アルデータ通信装置を構成し、前記各マイクロコンピュ
ータのベースタイムを共通の長さにし、１ビツトのデー
タ長をベースタイ文の３倍以上に設定し、出力データの
読み返しによって、バス上の異常を検出するマイクロコ
ンピュータ間のデータ伝送方法。 - （２）２個のマイクロコンピュータを信号増幅器を介し
た１本の共通データ線と、共通グランド線で接続し、片
方のマイクロコンピュータを、データ入力ポートより割
込みマスク可能な入力端子に接続し、各マイクロコンピ
ュータのベースタイマを、データ伝送の期間中同じ長さ
で動作させる特許請求の範囲第１項記載のマイクロコン
ピュータ間のデータ伝送方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162543A JPH0722282B2 (ja) | 1982-09-17 | 1982-09-17 | マイクロコンピユ−タ間のデ−タ伝送方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57162543A JPH0722282B2 (ja) | 1982-09-17 | 1982-09-17 | マイクロコンピユ−タ間のデ−タ伝送方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5951641A true JPS5951641A (ja) | 1984-03-26 |
| JPH0722282B2 JPH0722282B2 (ja) | 1995-03-08 |
Family
ID=15756597
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57162543A Expired - Lifetime JPH0722282B2 (ja) | 1982-09-17 | 1982-09-17 | マイクロコンピユ−タ間のデ−タ伝送方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0722282B2 (ja) |
-
1982
- 1982-09-17 JP JP57162543A patent/JPH0722282B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0722282B2 (ja) | 1995-03-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4984190A (en) | Serial data transfer system | |
| JPS5951641A (ja) | マイクロコンピユ−タ間のデ−タ伝送方法 | |
| US6760854B2 (en) | Method and apparatus for handling a framing error at a serial interface by forcing invalid commands to be read upon determine the command is invalid | |
| US6408353B1 (en) | Microcomputer having sampling function of retry requesting signal in syncronization with strobe signal | |
| JPS6379444A (ja) | シリアルデ−タ受信装置 | |
| JPH0154733B2 (ja) | ||
| JPS5951640A (ja) | マイクロコンピユ−タ間のデ−タ伝送方法 | |
| JPS60120443A (ja) | 未定義命令検出回路 | |
| JPS6188355A (ja) | デ−タ処理装置 | |
| SU1689958A2 (ru) | Устройство дл сопр жени источника информации с процессором | |
| JP2945123B2 (ja) | 通信システム | |
| JPH0368587B2 (ja) | ||
| JPS6342547A (ja) | 回線制御装置 | |
| JPH0736177B2 (ja) | Ｉ／ｏコマンド出力制御方式 | |
| JPS58109958A (ja) | 機能分散システムにおける伝送制御装置 | |
| JPH0373050A (ja) | 直列ライトデータ転送方式 | |
| JPH04221463A (ja) | フロッピーディスクコントローラ | |
| JPS6148247A (ja) | デ−タ転送方式の異常検出方式 | |
| JPH01284137A (ja) | 回線制御装置 | |
| JPH05108564A (ja) | データ転送バスシステム | |
| JPS62190953A (ja) | 通信制御装置における回線制御装置の管理回路 | |
| JPH05173939A (ja) | マルチマイクロプロセッサシステムの障害保守方式 | |
| JPH04267450A (ja) | データ入力制御方式 | |
| JPS645498B2 (ja) | ||
| JPH02271449A (ja) | バス障害検出方式 |