JPH01284137A - 回線制御装置 - Google Patents
回線制御装置Info
- Publication number
- JPH01284137A JPH01284137A JP63113775A JP11377588A JPH01284137A JP H01284137 A JPH01284137 A JP H01284137A JP 63113775 A JP63113775 A JP 63113775A JP 11377588 A JP11377588 A JP 11377588A JP H01284137 A JPH01284137 A JP H01284137A
- Authority
- JP
- Japan
- Prior art keywords
- data
- transfer rate
- reception
- cpu
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims description 2
- 238000012544 monitoring process Methods 0.000 abstract description 2
- 230000005540 biological transmission Effects 0.000 description 8
- 238000010586 diagram Methods 0.000 description 4
- 239000013256 coordination polymer Substances 0.000 description 1
Landscapes
- Communication Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野コ
この発明は、回線制御装置における受信データ転送速度
の認識に関するものである。
の認識に関するものである。
［従来の技術］
第３図は従来の回線制御装置の構成を示すブロック図で
ある。図において、■はレベル変換部、２はアシンクロ
ナスデータを取り扱えるシリアル／パラレル変換部、３
はＣＰＵ （中央処理装置）、４は送受信転送りロック
ジェネレータ、５はデータ送信線、６はデータ受信線、
７は内部バス、８は外部バス、９，１０はＣＰＵ３のマ
イクロプログラムを格納するＲＯＭ（読出し専用メモリ
）及びＲＡＭ（読出し書込みメモリ）である。
ある。図において、■はレベル変換部、２はアシンクロ
ナスデータを取り扱えるシリアル／パラレル変換部、３
はＣＰＵ （中央処理装置）、４は送受信転送りロック
ジェネレータ、５はデータ送信線、６はデータ受信線、
７は内部バス、８は外部バス、９，１０はＣＰＵ３のマ
イクロプログラムを格納するＲＯＭ（読出し専用メモリ
）及びＲＡＭ（読出し書込みメモリ）である。
次に、上記従来の回線制御装置の動作について説明する
。外部よりのデータはレベル変換部ｌにョフてＲ５２３
２Ｃ又はＲ５４２２からＴＴＬｔ。
。外部よりのデータはレベル変換部ｌにョフてＲ５２３
２Ｃ又はＲ５４２２からＴＴＬｔ。
ベルに変換され、データ受信線６を通ってシリアル／パ
ラレル変換部２へ転送される。シリアル／パラレル変換
部２では、受信したデータを送受信転送りロックジェネ
レータ４であらかじめ決められたクロックレートに従っ
てシリアル／パラレル変換する。又、ＣＰＵ３が上記デ
ータを内部バス７を通じてアクセスする。
ラレル変換部２へ転送される。シリアル／パラレル変換
部２では、受信したデータを送受信転送りロックジェネ
レータ４であらかじめ決められたクロックレートに従っ
てシリアル／パラレル変換する。又、ＣＰＵ３が上記デ
ータを内部バス７を通じてアクセスする。
外部より受信したデータのデータレートと送受信転送り
ロックジェネレータ４のクロックレートとが異なる場合
には、データを正しく受信することができなくなること
があり、この時、シリアル／パラレル変換部２はエラー
フラグをセットし、それ以降のデータを無視する。
ロックジェネレータ４のクロックレートとが異なる場合
には、データを正しく受信することができなくなること
があり、この時、シリアル／パラレル変換部２はエラー
フラグをセットし、それ以降のデータを無視する。
［発明が解決しようとする課題］
上記従来の回線料１３１Ｉ装置は以上のように構成され
ているので、外部より受信したデータを正しく受信して
転送するためには、前もってデータの転送レートを取り
決めておく必要があるという問題点があった。
ているので、外部より受信したデータを正しく受信して
転送するためには、前もってデータの転送レートを取り
決めておく必要があるという問題点があった。
この発明は上記のような問題点を解消するためになされ
たもので、データの転送レートを認識できると共に、転
送レートを受信したデータレートに合わせて設定できる
回線制御装置を得ることを目的とする。
たもので、データの転送レートを認識できると共に、転
送レートを受信したデータレートに合わせて設定できる
回線制御装置を得ることを目的とする。
［課題を解決するための手段］
この発明に係る回線制御装置は、外部より受信して転送
するデータをモニタし、かつデータの転送レートを算出
すると共に、データの受信クロックレートを設定できる
ようにしたものである。
するデータをモニタし、かつデータの転送レートを算出
すると共に、データの受信クロックレートを設定できる
ようにしたものである。
［作用］
この発明における回線制御装置は、外部より受信して転
送するデータをモニタし、マイクロプログラム制御する
ことにより、データの受信クロックレートを認識し、自
動的に受信クロックレートを設定する。
送するデータをモニタし、マイクロプログラム制御する
ことにより、データの受信クロックレートを認識し、自
動的に受信クロックレートを設定する。
［実施例］
第１図はこの発明の一実施例である回線制御装置の構成
を示す図、第２図は第１図の回線制御装置における要部
の動作を説明するためのフローチャートである。図にお
いて、ｌはレベル変換部、２はアシンクロナスデータを
取り扱えるシリアル／パラレル変換部、３はＣＰＵ、４
は送受信転送りロックジェネレータ、５はデータ送信線
、６はデータ受信線、７は内部バス、８は外部バス、９
゜１０はＣＰＵ３のマイクロプログラムを格納するＲＯ
Ｍ及びＲＡＭ、１１はデータ受信線６上のデータをＣＰ
Ｕ３が直接にモニタするためのデータ受信線（モニタ受
信線）である。
を示す図、第２図は第１図の回線制御装置における要部
の動作を説明するためのフローチャートである。図にお
いて、ｌはレベル変換部、２はアシンクロナスデータを
取り扱えるシリアル／パラレル変換部、３はＣＰＵ、４
は送受信転送りロックジェネレータ、５はデータ送信線
、６はデータ受信線、７は内部バス、８は外部バス、９
゜１０はＣＰＵ３のマイクロプログラムを格納するＲＯ
Ｍ及びＲＡＭ、１１はデータ受信線６上のデータをＣＰ
Ｕ３が直接にモニタするためのデータ受信線（モニタ受
信線）である。
次に、上記この発明の一実施例である回線制御装置の動
作について説明する。外部よりのデータはレベル変換部
ｌによってＲ５２３２Ｃ又はＲ５４２２からＴＴＬレベ
レに変換され、データ受信線６を通ってシリアル／パラ
レル変換部２へ転送される。同時に、データ受信線１１
を通してＣＰＵ３にデータが転送される。ＣＰ Ｕ ３
では、例えばＴＥＳＴ ＩＮ ＣＬＯＣＫ ＲＡ
ＴＥ（テストクロックレート）なるコマンドを発行する
と、ＲＯＭ９及び穴ＡＭ１０に格納されているマイクロ
プログラムが起動され、第２図のフローチャートに示す
ような動作を行う。
作について説明する。外部よりのデータはレベル変換部
ｌによってＲ５２３２Ｃ又はＲ５４２２からＴＴＬレベ
レに変換され、データ受信線６を通ってシリアル／パラ
レル変換部２へ転送される。同時に、データ受信線１１
を通してＣＰＵ３にデータが転送される。ＣＰ Ｕ ３
では、例えばＴＥＳＴ ＩＮ ＣＬＯＣＫ ＲＡ
ＴＥ（テストクロックレート）なるコマンドを発行する
と、ＲＯＭ９及び穴ＡＭ１０に格納されているマイクロ
プログラムが起動され、第２図のフローチャートに示す
ような動作を行う。
まず、ＣＰＵ３が上記コマンドを発行後、タイマ、受信
データレジスタ（共に図示しない）の初期化を行い、デ
ータ受信を開始する。その際、データのレベルをモニタ
し、もしもデータが「１」から「０」又は「０」からｒ
ｌＪヘレベル変化するタイミングがあれば、タイマをＯ
ＮＬ／て２回目のレベル変化のタイミングでタイマをＯ
ＦＦにし、以前のタイマ値と比較して小さい方のタイマ
値をセーブする。そして、この動作をＬＯＯＰ （ルー
プ）カウント値分だけ繰り返して行う。ＬＯＯＰカウン
ト値が大きいほど、データの「０」から「ｌ」又はｒｌ
Ｊから「０」へのレベル変化の最小変化時閉を見付は出
すことができ、これにより精密な受信データ転送速度が
認識できる。また、上記タイマ値より送受信転送りロッ
クジェネレータ４に受信データ転送速度を設定する。
データレジスタ（共に図示しない）の初期化を行い、デ
ータ受信を開始する。その際、データのレベルをモニタ
し、もしもデータが「１」から「０」又は「０」からｒ
ｌＪヘレベル変化するタイミングがあれば、タイマをＯ
ＮＬ／て２回目のレベル変化のタイミングでタイマをＯ
ＦＦにし、以前のタイマ値と比較して小さい方のタイマ
値をセーブする。そして、この動作をＬＯＯＰ （ルー
プ）カウント値分だけ繰り返して行う。ＬＯＯＰカウン
ト値が大きいほど、データの「０」から「ｌ」又はｒｌ
Ｊから「０」へのレベル変化の最小変化時閉を見付は出
すことができ、これにより精密な受信データ転送速度が
認識できる。また、上記タイマ値より送受信転送りロッ
クジェネレータ４に受信データ転送速度を設定する。
なお、上記実施例ではＣＰＵ３のコマンドによりマイク
ロプログラムを起動した場合を示したが、テストスイッ
チを設けてマイクロプログラムを起動しても良い。
ロプログラムを起動した場合を示したが、テストスイッ
チを設けてマイクロプログラムを起動しても良い。
［発明の効果］
以上のように、この発明の回線制御装置によれば、外部
より受信して転送するデータをモニタし、マイクロプロ
グラム制御することにより、受信データ転送速度を認識
し、かつ設定できるように構成したので、受信データ転
送速度を設定ミスがなくなり、正確なデータが得られる
という優れた効果を奏するものである。
より受信して転送するデータをモニタし、マイクロプロ
グラム制御することにより、受信データ転送速度を認識
し、かつ設定できるように構成したので、受信データ転
送速度を設定ミスがなくなり、正確なデータが得られる
という優れた効果を奏するものである。
第１図はこの発明の一実施例である回線制御装置の構成
を示すブロック図、第２図は第１図の回線制御装置にお
ける要部の動作を説明するためのフローチャート、第３
図は従来の回線制御装置の構成を示すブロック図である
。 図において、１・・・レベル変換部、２・・・シリアル
／パラレル変換部、３・・・ＣＰＵ（中央処理装置）、
４・・・送受信転送りロックジェネレータ、５・・・デ
ータ送信線、６・・・データ受信線、７・・・内部バス
、８・・・外部バス、９・・・ＲＯＭ（読出し専用メモ
リ）、１０・・・ＲＡＭ（読出し書込みメモリ）、１１
・・・データ受信線（モニタ受信線） である。 なお、図中、同一符号は同一、又は相当部分を示す。
を示すブロック図、第２図は第１図の回線制御装置にお
ける要部の動作を説明するためのフローチャート、第３
図は従来の回線制御装置の構成を示すブロック図である
。 図において、１・・・レベル変換部、２・・・シリアル
／パラレル変換部、３・・・ＣＰＵ（中央処理装置）、
４・・・送受信転送りロックジェネレータ、５・・・デ
ータ送信線、６・・・データ受信線、７・・・内部バス
、８・・・外部バス、９・・・ＲＯＭ（読出し専用メモ
リ）、１０・・・ＲＡＭ（読出し書込みメモリ）、１１
・・・データ受信線（モニタ受信線） である。 なお、図中、同一符号は同一、又は相当部分を示す。
Claims (1)
- 計算機システムの回線制御装置において、データのシ
リアル／パラレル変換機構とは別に入力データラインを
モニタする第１の装置と、そのデータ転送速度を算出す
る第２の装置を備え、上記第１、第２の両装置によって
受信データ転送速度を認識することを特徴とする回線制
御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113775A JPH01284137A (ja) | 1988-05-11 | 1988-05-11 | 回線制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63113775A JPH01284137A (ja) | 1988-05-11 | 1988-05-11 | 回線制御装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01284137A true JPH01284137A (ja) | 1989-11-15 |
Family
ID=14620806
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63113775A Pending JPH01284137A (ja) | 1988-05-11 | 1988-05-11 | 回線制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01284137A (ja) |
-
1988
- 1988-05-11 JP JP63113775A patent/JPH01284137A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4358823A (en) | Double redundant processor | |
| EP0114485B1 (en) | Communications system and device therefor employing control line minimization | |
| US4349873A (en) | Microprocessor interrupt processing | |
| US5745772A (en) | Advanced programmable interrupt controller | |
| KR100295968B1 (ko) | 주변소자상호연결버스상의버스트전송시스템및방법 | |
| EP0458304B1 (en) | Direct memory access transfer controller and use | |
| US4999769A (en) | System with plural clocks for bidirectional information exchange between DMA controller and I/O devices via DMA bus | |
| US5001624A (en) | Processor controlled DMA controller for transferring instruction and data from memory to coprocessor | |
| JPS6252345B2 (ja) | ||
| JPH0435782B2 (ja) | ||
| US5581790A (en) | Data feeder control system for performing data integrity check while transferring predetermined number of blocks with variable bytes through a selected one of many channels | |
| EP0288650B1 (en) | Protocol and apparatus for a control link between a control unit and several devices | |
| JPH01284137A (ja) | 回線制御装置 | |
| KR920002830B1 (ko) | 다이렉트 메모리 액세스 제어장치 | |
| US7103701B2 (en) | Memory bus interface | |
| US20020174282A1 (en) | Multiprocessor system | |
| JPS634219B2 (ja) | ||
| JPH02166505A (ja) | 制御システムおよび処理装置 | |
| US5689725A (en) | System for generating status signals of second bus on first bus by comparing actual phase of the second bus with expected phase of second bus | |
| JPH0764886A (ja) | シリアルインターフェイス装置を有する処理装置 | |
| US5586272A (en) | Asynchronous data transfers among a plurality of computer devices | |
| JP2679440B2 (ja) | 情報処理装置 | |
| JPS62175850A (ja) | チヤネル装置 | |
| JPH03222543A (ja) | バス転送応答方法 | |
| JP2697695B2 (ja) | アダプタ装置 |