JPS594743B2 - マルチプロセツサシステムノセイギヨホウシキ - Google Patents
マルチプロセツサシステムノセイギヨホウシキInfo
- Publication number
- JPS594743B2 JPS594743B2 JP50144626A JP14462675A JPS594743B2 JP S594743 B2 JPS594743 B2 JP S594743B2 JP 50144626 A JP50144626 A JP 50144626A JP 14462675 A JP14462675 A JP 14462675A JP S594743 B2 JPS594743 B2 JP S594743B2
- Authority
- JP
- Japan
- Prior art keywords
- interrupt
- processing
- processing unit
- multiprocessor system
- executed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Description
【発明の詳細な説明】
この発明はプロセシングユニット相互の間で割込みが行
なわれるマルチプロセッサシステムの制御方式に関する
。
なわれるマルチプロセッサシステムの制御方式に関する
。
従来、マルチプロセッサシステムにおいてあるプロセシ
ングユニット（以下、Ｃｐｕと略記する。
ングユニット（以下、Ｃｐｕと略記する。
）から他のＣＰＵに割込みがかかり、後者のＣＰＵのジ
ョブを中断して割込み処理がなされる場合、次の様なプ
ロセスに従う。すなわち割込要求がありＣＰＵがその要
求を受付けると実行中のジョブＤプログラムカウンタ（
ＰＣ）の内容はそのＣＰＵにとつて特定のメモリ領域あ
るいはそのＣＰＵの専用のスタック中にセーブされ、指
定されたアドレスつまり割込みエントリアドレスによつ
て示される割込処理用の先頭番地から新しいプログラム
カウンタの内容をとり込んで割込処理の実行を開始する
。第１図はマルチプロセッサシステムの一部構成を、た
とえばＣＰＵＡとＣＰＵＢとによつて示す図であり、Ｃ
ＰＵＡ（５ＣＰＵＢとのそれぞれに専用メモリＭＡ、Ｍ
Ｂがあつて、割込処理用ブランチプログラムＰＡ、ＰＢ
・・・はコモンメモリＭｃに記憶されている。ここでは
、割込みエントリアドレスが専有メモリＭＢに存在する
から、今、ＣＰＵＡからＣＰＵＢへ割込みがかけられた
場合に、割込みをかけられたＣＰＵＢは自分自身のみが
その記憶内容を変更しうる専有メモリＭＢからある割込
みエントリアドレスをとり込んで割込処理を行なわなく
てはならない。従つて、上記ＣＰＵＡはＣＰＩＪＢより
も高いランクにあるとすれぱ、ある時点で割込みをかけ
たＣＰＵＡＪによつて処理すべきジョブが変化した時に
は、ＣＰＵＢでの処理は、あらかじめコモンメモリＭｃ
に何らかのフラッグビットを設定しておいて後からＣＰ
ＵＡによつてセンスし、割込処理ルーチン内でソフトウ
ェアによるブランチ命令が実行されるか否か５ を判断
する必要がある。
ョブを中断して割込み処理がなされる場合、次の様なプ
ロセスに従う。すなわち割込要求がありＣＰＵがその要
求を受付けると実行中のジョブＤプログラムカウンタ（
ＰＣ）の内容はそのＣＰＵにとつて特定のメモリ領域あ
るいはそのＣＰＵの専用のスタック中にセーブされ、指
定されたアドレスつまり割込みエントリアドレスによつ
て示される割込処理用の先頭番地から新しいプログラム
カウンタの内容をとり込んで割込処理の実行を開始する
。第１図はマルチプロセッサシステムの一部構成を、た
とえばＣＰＵＡとＣＰＵＢとによつて示す図であり、Ｃ
ＰＵＡ（５ＣＰＵＢとのそれぞれに専用メモリＭＡ、Ｍ
Ｂがあつて、割込処理用ブランチプログラムＰＡ、ＰＢ
・・・はコモンメモリＭｃに記憶されている。ここでは
、割込みエントリアドレスが専有メモリＭＢに存在する
から、今、ＣＰＵＡからＣＰＵＢへ割込みがかけられた
場合に、割込みをかけられたＣＰＵＢは自分自身のみが
その記憶内容を変更しうる専有メモリＭＢからある割込
みエントリアドレスをとり込んで割込処理を行なわなく
てはならない。従つて、上記ＣＰＵＡはＣＰＩＪＢより
も高いランクにあるとすれぱ、ある時点で割込みをかけ
たＣＰＵＡＪによつて処理すべきジョブが変化した時に
は、ＣＰＵＢでの処理は、あらかじめコモンメモリＭｃ
に何らかのフラッグビットを設定しておいて後からＣＰ
ＵＡによつてセンスし、割込処理ルーチン内でソフトウ
ェアによるブランチ命令が実行されるか否か５ を判断
する必要がある。
このように従来の制御方式では専有メモリに割込みエン
トリアドレスが書込まれることによつて割込受付処理が
実行されるから、ＣＰＵ相互での割込み処理に要する時
間が長くなりシステムの効率が低下するという欠点があ
つた。この発明は上記の点に鑑みなされたもので、割込
みエントリアドレスの格納番地を共通のメモリ領域に設
けるようにして低ランクのプロセシングユニツトの割込
みエントリアドレスを高ランクのプロセシングユニツト
によつて直接書換えることができるマルチプロセツサシ
ステムの制御方式を提供することを目的とする。以下、
図面を参照してこの発明の一実施例を説明する。
トリアドレスが書込まれることによつて割込受付処理が
実行されるから、ＣＰＵ相互での割込み処理に要する時
間が長くなりシステムの効率が低下するという欠点があ
つた。この発明は上記の点に鑑みなされたもので、割込
みエントリアドレスの格納番地を共通のメモリ領域に設
けるようにして低ランクのプロセシングユニツトの割込
みエントリアドレスを高ランクのプロセシングユニツト
によつて直接書換えることができるマルチプロセツサシ
ステムの制御方式を提供することを目的とする。以下、
図面を参照してこの発明の一実施例を説明する。
第２図において、ＣＰＵＡ，ＣＰＵＢはメインメモリＭ
を共有するプロセシングユニツトであり、ＣＰＵＡ，Ｃ
Ｐ［ＪＢ間を割込要求線で接続し、ＣＰＵＡでの仕事の
処理を一時的にＣＰＵＢで実行させるために割込要求か
ＣＰＵＡからＣＰＵＢに対して発生した状態を示してい
る。メインメモリＭには、割込処理ルーチンが複数個蓄
えられており、プロセシングユニツトは割込エントリア
ドレスによつてそれらを指定することができる。ＣＰＵ
Ａにおいて発生した割込要求は、ＣＰ［ＪＢが優先順位
のより低いプロ エセシングユニツトであるとき、割込
エントリアドレスをＣＰＵＢのプログラムカウンタＰＣ
に移すことができ、こうして割込要求が受付けられ特定
の割込処理ルーチンが実行される。ここで、割込エント
リアドレスはメインメモリＭに格納されているから、Ｃ
ＰＵＡ二は割込みをかけたＣＰＵＢでの割込エントリア
ドレスを直接変更することができ妬それ故、従来の様に
ＣＰＵ毎に専有のメモリ領域内に割込エントリアドレス
が存在する場合とは異なり、全く新しいプカグラムをＣ
ＰＵＡに対して作製しておいたときそのプログラムを優
先順位の低いＣＰＵに実行させることができるようにな
る。すなわち、割込みをかけられたＣＰＵＢのジヨブを
制御するためには従来の様な割込フラグめセンスが不要
で、直接に割込エントリアドレスを変更することによつ
て割込処理ルーチンを設定でき、したがつてまた多量の
割込処理なども特別なソフトウエアを準備することなく
簡単に実行でき処理の柔軟性と高速性を同時に実現でき
るという利点を有する。以上述べた様にこの発明によれ
ば、マルチプロセツサシステムにおける割込み処理に際
して、割込エントリアドレスの格納番地が共通メモリ領
域に設けられ、直接にそのアドレス変更を可能にするよ
うにしたので、システムの効率を低下させることなくＣ
ＰＵ相互で円滑にジヨブの移管が行なえるマルチプロセ
ツサシステムの制御方式を提供できる。
を共有するプロセシングユニツトであり、ＣＰＵＡ，Ｃ
Ｐ［ＪＢ間を割込要求線で接続し、ＣＰＵＡでの仕事の
処理を一時的にＣＰＵＢで実行させるために割込要求か
ＣＰＵＡからＣＰＵＢに対して発生した状態を示してい
る。メインメモリＭには、割込処理ルーチンが複数個蓄
えられており、プロセシングユニツトは割込エントリア
ドレスによつてそれらを指定することができる。ＣＰＵ
Ａにおいて発生した割込要求は、ＣＰ［ＪＢが優先順位
のより低いプロ エセシングユニツトであるとき、割込
エントリアドレスをＣＰＵＢのプログラムカウンタＰＣ
に移すことができ、こうして割込要求が受付けられ特定
の割込処理ルーチンが実行される。ここで、割込エント
リアドレスはメインメモリＭに格納されているから、Ｃ
ＰＵＡ二は割込みをかけたＣＰＵＢでの割込エントリア
ドレスを直接変更することができ妬それ故、従来の様に
ＣＰＵ毎に専有のメモリ領域内に割込エントリアドレス
が存在する場合とは異なり、全く新しいプカグラムをＣ
ＰＵＡに対して作製しておいたときそのプログラムを優
先順位の低いＣＰＵに実行させることができるようにな
る。すなわち、割込みをかけられたＣＰＵＢのジヨブを
制御するためには従来の様な割込フラグめセンスが不要
で、直接に割込エントリアドレスを変更することによつ
て割込処理ルーチンを設定でき、したがつてまた多量の
割込処理なども特別なソフトウエアを準備することなく
簡単に実行でき処理の柔軟性と高速性を同時に実現でき
るという利点を有する。以上述べた様にこの発明によれ
ば、マルチプロセツサシステムにおける割込み処理に際
して、割込エントリアドレスの格納番地が共通メモリ領
域に設けられ、直接にそのアドレス変更を可能にするよ
うにしたので、システムの効率を低下させることなくＣ
ＰＵ相互で円滑にジヨブの移管が行なえるマルチプロセ
ツサシステムの制御方式を提供できる。
第１図は従来のマルチプロセツサシステムにおける割込
処理の制御方式を示す説明図、第２図はこの発明の一実
施例を示す説明図である。 Ｍ・・・・・・メインメモリ、ＣＰＵＡ，ＣＰＵＢ・・
・・・・プロセシングユニツト。
処理の制御方式を示す説明図、第２図はこの発明の一実
施例を示す説明図である。 Ｍ・・・・・・メインメモリ、ＣＰＵＡ，ＣＰＵＢ・・
・・・・プロセシングユニツト。
Claims (1)
- １ 優先順位の異なる複数のプロセッシングユニットを
有するマルチプロセッサシステムにおいて、割込みエン
トリアドレスの格納番地を共通メモリ領域に設けるとと
もに、仕事の処理を実行中の優先順位の高いプロセシン
グユニットが上記仕事の処理を一時的に他の優先順位の
低いプロセシングユニットで実行させるときに上記仕事
の処理を実行中の優先順位の高いプロセッシングユニッ
トから上記共通メモリ領域に他の優先順位の低いプロセ
シングユニットで実行する割込処理の割込みエントリア
ドレスを設定した後上記優先順位の低いプロセシングユ
ニットに対して割込要求を行ない実行中の仕事を移管す
ることを特徴とするマルチプロセッサシステムの制御方
式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50144626A JPS594743B2 (ja) | 1975-12-04 | 1975-12-04 | マルチプロセツサシステムノセイギヨホウシキ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP50144626A JPS594743B2 (ja) | 1975-12-04 | 1975-12-04 | マルチプロセツサシステムノセイギヨホウシキ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5267931A JPS5267931A (en) | 1977-06-06 |
| JPS594743B2 true JPS594743B2 (ja) | 1984-01-31 |
Family
ID=15366400
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP50144626A Expired JPS594743B2 (ja) | 1975-12-04 | 1975-12-04 | マルチプロセツサシステムノセイギヨホウシキ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594743B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5477547A (en) * | 1977-12-02 | 1979-06-21 | Hitachi Ltd | Interruption control system |
| JPS54153543A (en) * | 1978-05-25 | 1979-12-03 | Oki Electric Ind Co Ltd | Interruption system between processors |
| JPS556602A (en) * | 1978-06-20 | 1980-01-18 | Fujitsu Ltd | Multiprocessor system |
| JPS556603A (en) * | 1978-06-23 | 1980-01-18 | Fujitsu Ltd | Takeover system for multiprocessor system processing |
| JPS63305449A (ja) * | 1987-06-05 | 1988-12-13 | Fujitsu Ltd | マイクロプロセツサシステム |
-
1975
- 1975-12-04 JP JP50144626A patent/JPS594743B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5267931A (en) | 1977-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7650601B2 (en) | Operating system kernel-assisted, self-balanced, access-protected library framework in a run-to-completion multi-processor environment | |
| US5161226A (en) | Microprocessor inverse processor state usage | |
| US4268904A (en) | Interruption control method for multiprocessor system | |
| US4318174A (en) | Multi-processor system employing job-swapping between different priority processors | |
| JPS5841538B2 (ja) | マルチプロセツサシステム ノ ユウセンセイギヨホウシキ | |
| US5809335A (en) | Data transfer apparatus capable of handling DMA block transfer interruptions | |
| JPS594743B2 (ja) | マルチプロセツサシステムノセイギヨホウシキ | |
| JP2821345B2 (ja) | 非同期ｉ／ｏ制御方式 | |
| KR102003721B1 (ko) | Gpu 커널 트랜잭션화 방법 및 컴퓨팅 장치 | |
| EP0223463B1 (en) | Multiprocessor data processing system | |
| JPS6336023B2 (ja) | ||
| JPS61184643A (ja) | 仮想計算機の起動制御方式 | |
| JPS583177A (ja) | デ−タ処理方式 | |
| JPH03116335A (ja) | 非特権ｃｐｕから特権ｃｐｕヘの乗り移り方式 | |
| JPH0126093B2 (ja) | ||
| JPH10507548A (ja) | データ処理システムおよび方法およびこのようなシステムとの通信システム | |
| JPS62221041A (ja) | 仮想計算機システムにおけるデイスパツチ制御装置 | |
| JPH1153327A (ja) | マルチプロセッサシステム | |
| JPS6223895B2 (ja) | ||
| JPS5839342B2 (ja) | マルチプロセツサシステムニオケル ワリコミシヨリホウシキ | |
| JPH0290331A (ja) | 仮想計算機システムのためのプロセツサ間通信命令処理装置 | |
| JPH04302352A (ja) | マルチプロセッサシステム | |
| JPS6154542A (ja) | タスク制御方式 | |
| JPS60215250A (ja) | デ−タ処理装置 | |
| JPH04350728A (ja) | 複数タスクの実時間処理装置 |