JPH04350728A - 複数タスクの実時間処理装置 - Google Patents

複数タスクの実時間処理装置

Info

Publication number
JPH04350728A
JPH04350728A JP12358791A JP12358791A JPH04350728A JP H04350728 A JPH04350728 A JP H04350728A JP 12358791 A JP12358791 A JP 12358791A JP 12358791 A JP12358791 A JP 12358791A JP H04350728 A JPH04350728 A JP H04350728A
Authority
JP
Japan
Prior art keywords
task
priority
tasks
executed
execution
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP12358791A
Other languages
English (en)
Inventor
Naohisa Morimoto
直久 森本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP12358791A priority Critical patent/JPH04350728A/ja
Publication of JPH04350728A publication Critical patent/JPH04350728A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】本発明は、複数タスクの実時間処
理装置に関するものであり、さらに詳しくは、コンピュ
ータのリアルタイム・マルチタスクオペレーティングシ
ステムの改良に関するものである。
【0002】
【従来の技術】従来、コンピュータの運用効率並びに操
作性を向上させるためにオペレーティングシステム(O
S)が広く用いられている。このうち、リアルタイム・
マルチタスクOSは、複数のタスク(マルチタスク)を
実時間(リアルタイム)で処理する機能を備えたOSで
あり、工場のプロセス制御やビル管理システムに利用さ
れている。リアルタイム・マルチタスクOSにおいて、
各タスクの実行順序を決めるアルゴリズムには、優先順
位方式とラウンドロビン方式のいずれか一方、あるいは
両方の組合せが一般的に用いられている。優先順位方式
では、予め設定した優先順位の高いタスクを先に実行し
、優先順位の低いタスクを後に実行する。また、ラウン
ドロビン方式では、並列実行させたいタスクに平等にC
PU時間を割り当てて、その時間内に終わらないタスク
は強制終了して実行待ち状態とし、次のタスクを実行す
る。
【0003】従来の標準的なリアルタイム・マルチタス
クOSにおけるタスク処理順序の決定アルゴリズムを図
9に例示する。今、複数のタスクT1,T2,T3,T
4,T5,T6,…のプライオリティ(優先順位)が、
図9に示す通りであるとする。すなわち、タスクT1,
T2,T3が同一順位で第1順位、タスクT4が第2順
位、タスクT5,T6が同一順位で第3順位とする。第
1順位のタスクT1,T2,T3は、矢印Aに示すよう
に、時分割的に順次実行される。そして、第1順位のタ
スクT1,T2,T3の実行が終了すれば、次に、矢印
Bに示すように、第2順位のタスクT4が実行される。 そして、第2順位のタスクT4の実行が終了すれば、次
に、矢印Cに示すように、第3順位のタスクT5,T6
が時分割的に順次実行される。
【0004】このように、従来のリアルタイム・マルチ
タスクOSでは、複数のタスクを実時間処理しようとす
るとき、その実行順序は各タスクに予め割り当てられた
プライオリティによって決定され、そのプライオリティ
が高いものから順次処理される。さらに、同一プライオ
リティのタスク間では、FIFO(First  In
First  Out)のアルゴリズムに従い、先に入
力されたタスクが先に実行されるように、順次処理され
る。 なお、タスクの処理待ち順序は、システムコールあるい
は割り込み処理の発生時に決定される。
【0005】
【発明が解決しようとする課題】従来のリアルタイム・
マルチタスクOSでは、複数のタスクが同時に動作して
いるときに、プライオリティが同一順位のタスク間の処
理の順番はFIFOのアルゴリズムに従う。このとき、
もし、待ち状態にされているタスクの処理内容が、その
システムにおいて並列処理性の非常に高いものであった
としても、そのタスクの処理される順番が来るまでは実
行できずに待たされることになる。これでは、システム
全体の資源がすべて有効に利用されているとは言えない
【0006】本発明はこのような点に鑑みてなされたも
のであり、その目的とするところは、複数のタスクを実
時間で処理するリアルタイム・マルチタスクOSにおい
て、並列処理性の高いタスクが同時に実行される確率を
高くすることにより、実時間応答性を高めることにある
【0007】
【課題を解決するための手段】本発明に係る複数タスク
の実時間処理装置にあっては、上記の課題を解決するた
めに、図1に示すように、複数のタスクの各々に割り当
てられた優先順位を記憶するタスク優先順位記憶手段1
と、タスク優先順位記憶手段1の記憶内容を参照して優
先順位の高いタスクを優先順位の低いタスクよりも先に
実行し、同一優先順位のタスクは所定の順序で循環的に
実行する実行タスク切換手段2とを備えるCPU制御装
置において、複数のタスクの各々を並列的に動作可能な
資源を利用するオブジェクトに分割して、各オブジェク
ト毎に割り当てられた優先順位を記憶するオブジェクト
優先順位記憶手段3と、並列的に動作可能な各資源の状
態を監視する資源監視手段4と、タスク優先順位記憶手
段1に記憶された同一優先順位のタスク間でオブジェク
ト優先順位記憶手段3に記憶されたオブジェクト優先順
位を比較し、タスク内で次に実行されるオブジェクトの
優先順位が高く且つ当該オブジェクトが利用する資源が
資源監視手段4により利用可能と判定されたときには当
該オブジェクトを含むタスクを先に実行するように実行
タスク切換手段2のタスク実行順序を変更するタスク実
行順序変更手段5とを備えることを特徴とするものであ
る。
【0008】
【作用】本発明では、複数のタスクを実時間で処理する
に際して、タスク優先順位記憶手段1に記憶された各タ
スクの優先順位に基づいて、優先順位の高いタスクを先
に実行し、優先順位の低いタスクを後に実行するように
、実行タスク切換手段2により実行タスクを切り換える
。この実行タスク切換手段2では、同一優先順位のタス
クについては、所定の順序で循環的に各タスクを実行す
るように、実行タスクを切り換えて行く。ただし、同一
優先順位で先に実行される予定のタスクと後に実行され
る予定のタスクについて、後者のタスク内で次に実行さ
れるオブジェクトの優先順位が前者のタスク内で次に実
行されるオブジェクトの優先順位よりも高いことがオブ
ジェクト優先順位記憶手段3の記憶内容から判定された
ときには、後に実行される予定のタスク内で次に実行さ
れるオブジェクトが使用する資源の空き状態を資源監視
手段4により判定し、その資源が利用されていない場合
には、タスク実行順序変更手段5により、後に実行され
る予定のタスクを先に実行し、先に実行される予定のタ
スクを後に実行するように、タスク実行順序を変更する
。このようにすれば、同一優先順位のタスク間で、優先
順位が高く且つ並列処理可能なオブジェクトを先に実行
するようにタスクの実行順序を入れ換えることができ、
実時間応答性を高めることができる。
【0009】
【実施例】図2は本発明の一実施例のハードウェア構成
を示すブロック図である。図中、10はバスラインであ
り、アドレスバスとデータバス及び制御バスを含んでい
る。11はCPU(Central  Process
ing  Unit)であり、中央処理装置とも呼ばれ
、いわゆるノイマン型のプログラム実行機能を備えてい
る。 12はDMA(Direct  Memory  Ac
cess)であり、CPU11を介さずにメモリとメモ
リの間、あるいはメモリとI/Oの間で双方向にデータ
を転送する機能を有する。13はDSP(Digita
l  SignalProcessor)であり、デジ
タル信号処理機能を有する。14はFPU(Float
ing  Processing  Unit)であり
、浮動小数点演算機能を有する。15は外部I/O装置
であり、外部からデータを入力したり、外部にデータを
出力する機能を有する。16はキーボード、17はCR
Tディスプレイであり、オペレータ(操作者)とコンピ
ュータとの間のマン−マシン・インターフェイスとして
利用される。18はROMであり、オペレーティングシ
ステム(OS)や必要なプログラムが格納されている。 19はRAMであり、各種の変数やフラグ、テーブル等
が格納されている。なお、本実施例では、CPU11は
内蔵タイマ20と内蔵キャッシュメモリ21を備えてい
るものとする。内蔵タイマ20は一定時間又はプログラ
ムされた時間毎に割り込みを発生させて、タスクの切り
換えを行うために利用される。また、内蔵キャッシュメ
モリ21は、CPU11からバスライン10を介して主
記憶をアクセスする機会を減らし、バスライン10がC
PU11から開放されている時間を長くして、DMA1
2やDSP13、FPU14等の装置がバスライン10
を使用できるようにして、CPU11と並列的に動作で
きるようにしている。
【0010】上述のハードウェアにおいては、CPU1
1とDMA12、DSP13、FPU14、並びに外部
I/O装置15が並列的に動作できる場合がある。すな
わち、CPU11が内蔵キャッシュメモリ21を用いて
処理を実行している間に、DMA12では外部I/O装
置15の内蔵バッファからRAM19にデータを転送処
理し、DSP13ではデジタル信号処理を行い、FPU
14では浮動小数点演算処理を行うというような動作が
可能である。もちろん、DMA12やDSP13、FP
U14等はCPU11からのコマンドに従って動作する
ものであるが、CPU11からコマンドを与えた後は、
一連の処理が完了するまでCPU11からの制御を受け
る必要は無い。したがって、CPU11はコマンドを与
えた後は、別の処理を実行することができる。そこで、
このような並列的な動作が実現される機会を成るべく増
やすことにより、システム全体の実時間応答性を高める
ことができると考えられる。本発明では、同一優先順位
のタスク間で次に実行されるオブジェクトのプライオリ
ティ(優先順位)を比較し、オブジェクトプライオリテ
ィが高く、そのオブジェクトの利用する資源が空き状態
であるときに、タスクの実行順序を入れ換えることによ
り、複数の資源が並列的に動作できる機会を増やすよう
にしている。
【0011】次に、本実施例のソフトウェアについて説
明するが、その前に、オブジェクトプライオリティの定
義をしておく。プログラムは、通常、ある仕事の単位で
分解することが可能である。その分解単位は様々である
が、本発明ではシステムにおいて並列処理の対象となり
易いものと、そうでないものに分けて考える。並列性の
高い処理としては、上述のように、DMA12を用いた
処理Obj2、DSP13を用いた処理Obj3、FP
U14を用いた処理Obj4、外部I/O装置15を用
いた処理Obj5等がある。ただし、外部I/O装置1
5を用いた処理Obj5については、CPU11に依存
する処理もあるので、並列動作の可能性を予め確認して
おく必要がある。要するに、CPU11からコマンドを
与えた後は、CPU11に依存しないで独自の制御で処
理を行えるものが、並列性の高い処理である。これに対
して、CPU11に依存している処理Obj1は、並列
性の無い処理である。このような単位に分解すると、全
てのプログラムはこれら5つのオブジェクトObj1〜
Obj5の組合せにより構成されることになる。そして
、これらの各オブジェクトにプライオリティを付けたも
のをオブジェクトプライオリティと呼ぶ。
【0012】図3は計算機システムにおけるプログラム
の実行手順を示している。ソースプログラム#1は、ソ
ース言語で記述された複数のアプリケーションプログラ
ムよりなり、各プログラムはコンパイラ#2により機械
言語に翻訳される。その後、リンカ#3により全てのプ
ログラムが連結編集され、ジェネレータ#4により必要
なパラメータを指定され、ローダ#5により実メモリ上
にロードされ、実行される。ここで、ソースプログラム
#1、コンパイラ#2、リンカ#3及びローダ#5の基
本的な構成については周知の通りであり、ジェネレータ
#4では、タスクプライオリティやオブジェクトプライ
オリティ、各種セグメント(コードセグメント、データ
セグメント等)を各タスク毎にリンカ#3で作成された
情報から作成する。オブジェクトプライオリティは、例
えば、0〜255の値を取り、ユーザーによって定義さ
れる。タスクプライオリティは、例えば、0〜255の
値を取り、ユーザーによって定義される。従来のシステ
ムでは、タスク単位でプライオリティを定義していたも
のであるが、本発明のシステムでは、さらに、各タスク
を構成するオブジェクト単位のプライオリティも定義す
るようにしたものである。
【0013】図4はタスクプライオリティとオブジェク
トプライオリティを定義した例を示している。今、タス
クTn(n=1,2,3,…)のプライオリティが15
0である場合に、本発明のシステムでは、このタスクT
nを構成する複数のオブジェクトObj1,Obj2,
Obj5,Obj5,Obj4,Obj5,…のそれぞ
れに対して、150,200,100,100,180
,100,…というようなオブジェクトプライオリティ
を割り当てる。各タスクT1,T2,T3,…,Tn,
…についてのタスクプライオリティはRAM19上のタ
スクプライオリティテーブルに記憶される。また、各タ
スクにおける各オブジェクトObj1,Obj2,Ob
j5,Obj5,Obj4,Obj5,…のプライオリ
ティはRAM19上のオブジェクトプライオリティテー
ブルに記憶される。
【0014】従来のリアルタイム・マルチタスクOSで
は、タスクプライオリティの情報だけを用いてタスクの
実行順序を決定していた。しかし、本発明のシステムで
は、タスクプライオリティの情報以外に、オブジェクト
プライオリティの情報もタスク実行順序の決定時に参照
するものである。例えば、図5(a)に示すように、同
一優先順位のタスクT1,T2,T3が矢印Aに示すよ
うに時分割的に実行されている場合について説明する。 先に実行されるタスクT1内で次に実行しようとするオ
ブジェクトがCPU11に依存する処理Obj1であり
、後に実行されるタスクT3内で次に実行しようとする
オブジェクトがDMA12を利用する処理Obj2であ
るとする。この場合、DMA12を利用する処理Obj
2のオブジェクトプライオリティ(=200)をCPU
11に依存する処理Ojb1のオブジェクトプライオリ
ティ(=150)よりも高く設定しておけば、DMA1
2が空き状態か否かを判定し、空き状態であれば、図5
(b)に示すように、後に実行される予定のタスクT3
を先に実行し、先に実行される予定のタスクT1を後に
実行するように、タスク実行順序を並べ換える。このタ
スク実行順序の並べ換えは、一般にディスパッチャと呼
ばれるOSの基本的な機能によって実現される。以下、
そのアルゴリズムを図6及び図7に示して説明する。
【0015】図6及び図7のフローチャートは、図1に
示す実行タスク切換手段2とタスク実行順序変更手段5
の動作を示している。まず、割り込み等により新しく加
わる処理(以下、「新処理」と呼ぶ)が有るか無いかを
判定し、新処理が有る場合には、この新処理のタスクプ
ライオリティ(図中、「NewTaskPri」と表記
)と、新処理のタスクで次に実行対象となるオブジェク
トのプライオリティ(図中、「NewObjPri」と
表記)を入力する(#10,#11,#12)。そして
、新処理のタスクプライオリティと同一レベルのタスク
プライオリティを有するタスクが待ち状態となっている
か否かを判定し、待ち状態となっている場合には、新処
理のタスクで次に実行対象となるオブジェクトはCPU
11以外の資源を使用するか否かを判定する(#13,
#14)。資源を使用する場合には、その資源が現在使
用中であるか否かを判定する(#15)。資源が使用中
でない場合には、新処理のタスクプライオリティレベル
で実行待ちとなっているオブジェクトのプライオリティ
を実行順に記憶するプライオリティテーブル(図中、「
Priテーブル」と表記)に、新処理のタスクで次に実
行対象となるオブジェクトのプライオリティ「NewO
bjPri」を挿入する(#16)。その挿入箇所が特
に問題となるものであるが、本発明では、前記Priテ
ーブルを先頭から検索して行き、最初に資源を使用して
いないオブジェクトの前に「NewObjPri」を挿
入するものである。ただし、その最初に資源を使用して
いないオブジェクトのプライオリティの方が高い場合に
は、さらに検索を続けて、次に資源を使用していないオ
ブジェクトの前に「NewObjPri」を挿入するも
のである。そして、このPriテーブルに記憶されたオ
ブジェクトの配列順序に従って、新処理タスクのプライ
オリティ「NewTaskPri」のレベルに、新処理
のタスクを追加する(#17)。したがって、この#1
7のステップでは従来のようなFIFO(先入れ先出し
)のルールには従わず、空き資源使用オブジェクト優先
のルールに従って、タスクの実行順序が決定されること
になる。
【0016】一方、#15で資源が使用中であると判定
されたときには、新処理タスクのプライオリティ「Ne
wTaskPri」のレベルで実行待ちとなっているオ
ブジェクトの一覧表である前記Priテーブルに資源使
用中フラグを付加する(#18)。この資源使用中フラ
グは、資源が使用中であったために先に処理できなかっ
たことを示すフラグである。このフラグを付加しておく
ことにより、後述の#24〜#28で前記Priテーブ
ル内でのオブジェクトの配置換えを行うことが可能とな
る。次に、タスクプライオリティのレベルが最も高いP
riテーブルの先頭からタスクの処理を実行する(#1
9)。すなわち、本実施例では、タスクプライオリティ
のレベル毎に次に実行されるオブジェクトのプライオリ
ティの一覧表をPriテーブルとして記憶しているもの
である。次に、新処理のタスクプライオリティのレベル
のPriテーブルに、新処理のタスクで次に実行対象と
なるオブジェクトのプライオリティ「NewObjPr
i」を追加する(#20)。そして、新処理のタスクプ
ライオリティのレベルに新処理のタスクを追加する(#
21)。この場合のタスク実行順序は、FIFO(先入
れ先出し)のルールに従うことになる。これは、#13
で新処理のタスクプライオリティと同一レベルのタスク
が待ち状態でないと判定された場合、あるいは、#14
で新処理のタスクで次に実行対象となるオブジェクトが
資源を使用しないと判定された場合も同様である。すな
わち、本発明では、資源を使用しないオブジェクト又は
資源が現在使用中のオブジェクトを次の実行対象とする
タスクはFIFOのルールで実行され、空き状態の資源
を使用するオブジェクトを次の実行対象とするタスクは
空き資源使用オブジェクト優先のルールで実行されるも
のである。
【0017】図6の#10で新処理が無い場合、あるい
は#17又は#21の処理を終了した後、図7の#22
に移行し、システムコール又は割り込みによりタスクの
並び換え要求が発生したか否かを判定する。タスクの並
び換え要求が無ければ、#23でタスクの処理を実行し
、#22の判定動作を繰り返す。#22でタスクの並び
換え要求が発生すれば、まず、資源使用中フラグのうち
、処理されていないものが有るか無いかを判定する(#
24)。未処理の資源使用中フラグが有る場合には、そ
の資源が使用中か否かを判定する(#25)。その資源
が使用中であれば、ここでも並列処理は出来ないから、
そのフラグは処理済とする(#26)。そして、#24
に戻り、別の未処理の資源使用中フラグについて同様の
判定を繰り返す。資源使用中フラグのうち、その資源が
使用中でない、すなわち空き状態であると判定されるも
のが存在する場合には、並列処理が可能となるので、前
記Priテーブルの中でオブジェクトプライオリティの
配置換えを行う(#27)。そして、配置換え後のPr
iテーブルの内容に従って、タスクの実行順序を並べ換
える。この#27のステップは、上述の#15で資源が
使用中と判定されたことにより、#16及び#17のス
テップを実行できなかったオブジェクトについて、その
後、資源が空き状態となった場合に、空き資源使用オブ
ジェクト優先のルールを適用するために設けられている
。次に、#28では、その資源使用中フラグをクリアし
、#24に戻って、別の未処理資源使用フラグについて
同様の判定を繰り返す。そして、全ての資源使用中フラ
グについて、#25〜#28の処理を終了すれば、#2
6で処理済としたフラグを未処理の資源使用中フラグと
して再定義(#29)して復活させ、#10の判定に移
行する。これにより、その後、#24のステップを再通
過するときには、以前に#15又は#25で資源が使用
中と判定されたオブジェクトについて、資源が空き状態
と判定され、空き資源使用オブジェクト優先のルールで
タスクの並べ換えを実行できる可能性が高くなるもので
ある。
【0018】次に、本発明の第2実施例を説明する。上
述の第1実施例では、ソフトウェアの改良により本発明
の機能を実現していたが、以下に説明する第2実施例で
は、ハードウェアの改良で本発明の機能を実現している
。図8は本発明の第2実施例で使用するハードウェアの
メモリマップを示している。従来のハードウェアでは、
メモリ上に8ビットのコードセグメントを各アドレス単
位に記憶しているが、本発明の第2実施例のハードウェ
アでは、8ビットのコードセグメントの上位に、さらに
4ビットの拡張ビットを設けて、オブジェクトプライオ
リティをコードセグメント毎に設定可能としている。し
たがって、本発明の第2実施例では、オブジェクトプラ
イオリティは0〜15の16段階となるが、オブジェク
トプライオリティを知るために、第1実施例のように別
ファイルのメモリテーブルを参照する必要がなくなり、
処理速度の高速化が可能となる。その他の構成について
は、第1実施例と同様である。なお、タスクプライオリ
ティについても同様の拡張ビットに記憶するようにハー
ドウェアを改良すれば、タスクプライオリティのメモリ
テーブルも不要となる。
【0019】
【発明の効果】本発明では、優先順位の高いタスクを優
先順位の低いタスクよりも先に実行し、同一優先順位の
タスクは所定の順序で循環的に実行する複数タスクの実
時間処理装置において、同一優先順位のタスク間では、
先に実行される予定のタスクと後に実行される予定のタ
スクの各々について次に実行されるオブジェクトの優先
順位を比較すると共に、オブジェクトが利用する資源の
空き状態を判定し、後に実行される予定のタスク内で次
に実行されるオブジェクトの優先順位が高く且つ当該オ
ブジェクトが利用する資源が空き状態である場合には、
後に実行される予定のタスクを先に実行し、先に実行さ
れる予定のタスクを後に実行するようにタスク実行順序
を変更するようにしたので、並列的に動作可能な資源を
有効に利用することができ、システム全体の実時間応答
性を高めることができるという効果がある。
【図面の簡単な説明】
【図1】本発明の基本構成を示すクレーム対応ブロック
図である。
【図2】本発明の第1実施例のハードウェア構成を示す
ブロック図である。
【図3】本発明の第1実施例におけるプログラムの実行
手順を示す流れ図である。
【図4】本発明の第1実施例のメモリテーブルの内容を
示す説明図である。
【図5】本発明の第1実施例の動作説明図である。
【図6】本発明の第1実施例のソフトウェア構成を示す
流れ図である。
【図7】本発明の第1実施例のソフトウェア構成を示す
流れ図である。
【図8】本発明の第2実施例のハードウェア構成を示す
図である。
【図9】従来例の動作説明図である。
【符号の説明】
1    タスク優先順位記憶手段 2    実行タスク切換手段 3    オブジェクト優先順位記憶手段4    資
源監視手段 5    タスク実行順序変更手段

Claims (1)

    【特許請求の範囲】
  1. 【請求項1】    複数のタスクの各々に割り当てら
    れた優先順位を記憶するタスク優先順位記憶手段と、タ
    スク優先順位記憶手段の記憶内容を参照して優先順位の
    高いタスクを優先順位の低いタスクよりも先に実行し、
    同一優先順位のタスクは所定の順序で循環的に実行する
    実行タスク切換手段とを備えるCPU制御装置において
    、複数のタスクの各々を並列的に動作可能な資源を利用
    するオブジェクトに分割して、各オブジェクト毎に割り
    当てられた優先順位を記憶するオブジェクト優先順位記
    憶手段と、並列的に動作可能な各資源の状態を監視する
    資源監視手段と、タスク優先順位記憶手段に記憶された
    同一優先順位のタスク間でオブジェクト優先順位記憶手
    段に記憶されたオブジェクト優先順位を比較し、タスク
    内で次に実行されるオブジェクトの優先順位が高く且つ
    当該オブジェクトが利用する資源が資源監視手段により
    利用可能と判定されたときには当該オブジェクトを含む
    タスクを先に実行するように実行タスク切換手段のタス
    ク実行順序を変更するタスク実行順序変更手段とを備え
    ることを特徴とする複数タスクの実時間処理装置。
JP12358791A 1991-05-28 1991-05-28 複数タスクの実時間処理装置 Pending JPH04350728A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP12358791A JPH04350728A (ja) 1991-05-28 1991-05-28 複数タスクの実時間処理装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP12358791A JPH04350728A (ja) 1991-05-28 1991-05-28 複数タスクの実時間処理装置

Publications (1)

Publication Number Publication Date
JPH04350728A true JPH04350728A (ja) 1992-12-04

Family

ID=14864287

Family Applications (1)

Application Number Title Priority Date Filing Date
JP12358791A Pending JPH04350728A (ja) 1991-05-28 1991-05-28 複数タスクの実時間処理装置

Country Status (1)

Country Link
JP (1) JPH04350728A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511252B1 (ko) * 1998-06-17 2006-03-09 엘지전자 주식회사 엔씨서버의실시간전송장치및방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100511252B1 (ko) * 1998-06-17 2006-03-09 엘지전자 주식회사 엔씨서버의실시간전송장치및방법

Similar Documents

Publication Publication Date Title
KR100733852B1 (ko) 계산기 시스템
US5333319A (en) Virtual storage data processor with enhanced dispatching priority allocation of CPU resources
US5095427A (en) Dispatch control of virtual machine
US5161226A (en) Microprocessor inverse processor state usage
US5440746A (en) System and method for synchronizing processors in a parallel processing environment
JP2004252983A (ja) コプロセッサの性能を強化するシステムおよび方法
US20060112394A1 (en) Computer system
US9164799B2 (en) Multiprocessor system
US8359588B2 (en) Reducing inter-task latency in a multiprocessor system
US20030177288A1 (en) Multiprocessor system
JP2009223842A (ja) 仮想計算機制御プログラム及び仮想計算機システム
CN114816777A (zh) 命令处理装置、方法、电子设备以及计算机可读存储介质
KR960003045B1 (ko) 마이크로프로세서
CN108845969B (zh) 适用于不完全对称多处理微控制器的操作控制方法及操作系统
JP2902746B2 (ja) 仮想計算機制御方式
JP3893136B2 (ja) 組込みコンピュータ制御プログラム、そのプログラムを記録した記録媒体、及び組込みシステム
JPH04350728A (ja) 複数タスクの実時間処理装置
JP2585905B2 (ja) マルチタスク実行装置
JP2579008B2 (ja) 時分割マルチタスク実行装置
JP2574349B2 (ja) 時分割マルチタスク実行装置
KR102575773B1 (ko) 대칭적 인터페이스를 이용하여 외부 서비스 요청 처리가 가능한 프로세서
JPS62221041A (ja) 仮想計算機システムにおけるデイスパツチ制御装置
JP2001229038A (ja) マルチオペレーテング計算機システム
JPH04314141A (ja) マルチタスク制御方法とその機構
JPH11249917A (ja) 並列型計算機及びそのバッチ処理方法及び記録媒体