JPS5946084A - 電界効果型トランジスタおよびその製造方法 - Google Patents
電界効果型トランジスタおよびその製造方法Info
- Publication number
- JPS5946084A JPS5946084A JP15850182A JP15850182A JPS5946084A JP S5946084 A JPS5946084 A JP S5946084A JP 15850182 A JP15850182 A JP 15850182A JP 15850182 A JP15850182 A JP 15850182A JP S5946084 A JPS5946084 A JP S5946084A
- Authority
- JP
- Japan
- Prior art keywords
- diffusion layer
- substrate
- effect transistor
- impurity
- insulating film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/30—Structure or shape of the active region; Materials used for the active region
Landscapes
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Optics & Photonics (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は゛准界効果型トランジスタ、およびその製造方
法に関し、特に微細な小異効果型トランジスタの２ｆｔ
拡Ｍｉソース・ドレイン構造をセルファラインで形成し
たもの、およびその製造方法に関するものである。
法に関し、特に微細な小異効果型トランジスタの２ｆｔ
拡Ｍｉソース・ドレイン構造をセルファラインで形成し
たもの、およびその製造方法に関するものである。
従来、素子の微細化に伴ってトランジスタ形状も微細化
さオ］、ソース、ドレインの拡１枚深すも／Ｑくなって
きている。これは中にゲート長が顔くなることによるシ
ョート手ヤネル・７力毛の山１１ ｎｔｌｌのｌこ）７
）だけでなく、横方向拡散を抑えることによるゲートと
拡ｆｌｙ／−とのオーバラップ酋・ｔ’（５−ｔ’ｌｔ
、少さくイ）で、素子の高速化を得るためｔとも必・歩
である。七ころが、ソース、ドレインの拡故深さを浅く
すると、それに伴って、拡散抵抗が増大し、トランジス
タ性能の悪化を招いたり拡散層を配２腺としてＩす５月
１シフている場合は素子の高速化にと−って不利にな−
っ”Ｃしまう。これらのに点７ｉｌ−避Ｑづる／、々）
、所望のソース、ドレイン部あるいは配線部Ｌ／） ｌ
σ、散層５：深＜イーる、２＠拡１′ＳＪｉ層を形成１
−る事かｆメＬ】１こより試みらイ１できている。
さオ］、ソース、ドレインの拡１枚深すも／Ｑくなって
きている。これは中にゲート長が顔くなることによるシ
ョート手ヤネル・７力毛の山１１ ｎｔｌｌのｌこ）７
）だけでなく、横方向拡散を抑えることによるゲートと
拡ｆｌｙ／−とのオーバラップ酋・ｔ’（５−ｔ’ｌｔ
、少さくイ）で、素子の高速化を得るためｔとも必・歩
である。七ころが、ソース、ドレインの拡故深さを浅く
すると、それに伴って、拡散抵抗が増大し、トランジス
タ性能の悪化を招いたり拡散層を配２腺としてＩす５月
１シフている場合は素子の高速化にと−って不利にな−
っ”Ｃしまう。これらのに点７ｉｌ−避Ｑづる／、々）
、所望のソース、ドレイン部あるいは配線部Ｌ／） ｌ
σ、散層５：深＜イーる、２＠拡１′ＳＪｉ層を形成１
−る事かｆメＬ】１こより試みらイ１できている。
第１図は従来の、２市拡散精ｉ 、＋、！ｆを有Ｖる小
異効果型トランジスタを形成−４るたη）の−実１ｉ１
１ｉ １′ＡＩター１、程順に示す断・面図である。
異効果型トランジスタを形成−４るたη）の−実１ｉ１
１ｉ １′ＡＩター１、程順に示す断・面図である。
第１図（３）に訃いて、１はＰ Ｑすのシリコノｌ１ｔ
−根、２はシリコン酸化１摸を示し、ぞＣハ上にゲー）
；ｔ７ トヒｚ層３として多結晶シリコン（以ド、１
曾リシリコンと称す）が全面（乙約０．５μＩｎ程度の
厚さで形成されている。次にゲート相当部に７オトレジ
スト４を形成しく第１図ｆｂｌ ａ ＋ｌ（ｉ ）、Ｃ
３Ｆ８ 等ノカスｆ平行車板゛市碌中でプラズマ化し、
その中で一上記ポリシリコンをエツチングすることによ
り、所し？！の寸法Ｍ度で基板Ｉとほぼ垂直な側壁を持
つゲート粛極構ａ３ 、！：なる。
−根、２はシリコン酸化１摸を示し、ぞＣハ上にゲー）
；ｔ７ トヒｚ層３として多結晶シリコン（以ド、１
曾リシリコンと称す）が全面（乙約０．５μＩｎ程度の
厚さで形成されている。次にゲート相当部に７オトレジ
スト４を形成しく第１図ｆｂｌ ａ ＋ｌ（ｉ ）、Ｃ
３Ｆ８ 等ノカスｆ平行車板゛市碌中でプラズマ化し、
その中で一上記ポリシリコンをエツチングすることによ
り、所し？！の寸法Ｍ度で基板Ｉとほぼ垂直な側壁を持
つゲート粛極構ａ３ 、！：なる。
そしてこのゲートｃｌｉ ｒＱ ａをマスクとし、Ｎ型
の不純物としてＡｓ をイオン注入法によって５０ｋ
ｅＶテ約１×１０１５Ｃｒｎ″２程度注入し、１ｏｏｏ
℃３０分程度の熱処理を行って、深さＸｊ”０．２μｍ
の第１の浅い拡散層５を形成する（第１１スｌ （ＣＩ
８ ＋１４１．。
の不純物としてＡｓ をイオン注入法によって５０ｋ
ｅＶテ約１×１０１５Ｃｒｎ″２程度注入し、１ｏｏｏ
℃３０分程度の熱処理を行って、深さＸｊ”０．２μｍ
の第１の浅い拡散層５を形成する（第１１スｌ （ＣＩ
８ ＋１４１．。
次いで、上記レジストマスク４よりも数μｍ以上幅の広
いレジストマスク６を形成し、この上からＡｓ を１
００ ｋｅＶで約５×１０１５ｍ〜２、イオン注入法に
よ−って注入する。この注入後１ｏｏｏ℃、３０分程Ｉ
Ｗの熱処理を施すと、漂さｘｊ＝ｏ、５μｔｎでｑ５１
よりも深い第２の拡散層７が得られる（第１図ｆｄｌ然
Ｊ（６）。この場合、第１の拡散層５のシート抵抗は約
１００Ω／口、第２の拡散層７のシート抵抗が約３０Ω
／［」で、その結１！ｖ ＃ｒＪｌ ＆ヒＷ４２の拡散
層５，７かＢ（ｊつた部分のシート４１〔抗は約２５Ω
／口前後になる。
いレジストマスク６を形成し、この上からＡｓ を１
００ ｋｅＶで約５×１０１５ｍ〜２、イオン注入法に
よ−って注入する。この注入後１ｏｏｏ℃、３０分程Ｉ
Ｗの熱処理を施すと、漂さｘｊ＝ｏ、５μｔｎでｑ５１
よりも深い第２の拡散層７が得られる（第１図ｆｄｌ然
Ｊ（６）。この場合、第１の拡散層５のシート抵抗は約
１００Ω／口、第２の拡散層７のシート抵抗が約３０Ω
／［」で、その結１！ｖ ＃ｒＪｌ ＆ヒＷ４２の拡散
層５，７かＢ（ｊつた部分のシート４１〔抗は約２５Ω
／口前後になる。
このように浅い接合と深い接合がイ１．）らイする訳で
あるが、Ｌ程的には写ｔ（すＬす１ｉｉＶ王稈が噌１１
１１ ”４−る口、及ヒレシストマスク６の合わセ°）
ｑｔこオ一つではゲート電極の左右に形成さイするソー
ス、ドレインのアンバランスが生じる事、及びそのたｄ
）の市Ｊ」会ｉ−）せマージンを数／ｌＩｎ程度見込ん
で幅Ｃハ広いレジストマスク６を形成する必要が、（−
）す、その結果浅い拡散層５だけの部分、即ち浅い拡ｆ
ｉｋ ｖＪ５中の深い拡散層１０の境界１１ｒｉ間の１
１６域１−１）から浅い拡散層５の境界面間の傾城Ｌａ
を除いた部分（Ｌｂ Ｌａ）が長くなってシート１
１を抗が高くなり、トランジスタ特性が悪くなる等のに
点がある。
あるが、Ｌ程的には写ｔ（すＬす１ｉｉＶ王稈が噌１１
１１ ”４−る口、及ヒレシストマスク６の合わセ°）
ｑｔこオ一つではゲート電極の左右に形成さイするソー
ス、ドレインのアンバランスが生じる事、及びそのたｄ
）の市Ｊ」会ｉ−）せマージンを数／ｌＩｎ程度見込ん
で幅Ｃハ広いレジストマスク６を形成する必要が、（−
）す、その結果浅い拡散層５だけの部分、即ち浅い拡ｆ
ｉｋ ｖＪ５中の深い拡散層１０の境界１１ｒｉ間の１
１６域１−１）から浅い拡散層５の境界面間の傾城Ｌａ
を除いた部分（Ｌｂ Ｌａ）が長くなってシート１
１を抗が高くなり、トランジスタ特性が悪くなる等のに
点がある。
本発明は上記のような従来のものの欠点に噺みてなされ
たもので、微細な構造において品速性能を十分に発揮で
きる１言界効果型］・ランジスタ、（よびそのす（９造
方法を提供すること全１４的としている。
たもので、微細な構造において品速性能を十分に発揮で
きる１言界効果型］・ランジスタ、（よびそのす（９造
方法を提供すること全１４的としている。
即ち、本発明による゛直昇効果型トランジスタは、第１
導電型の半導体基板と、該基板上にその側壁が該基板に
対しほぼ垂直になるように形成されたゲート’ｒｌｉ
極と、該ゲート４ Ｈｆｉ ｆマスクとして上記爪板中
に第２導電型の不純物を注入して形成された浅い＠１の
不純物拡散層と、上記ゲート電極の側壁にイ」着して形
成された絶縁１摸と、上記ゲート電極および上記絶縁膜
をマスクとして上記基板中に第２ノ拝、ｄ型の不純物を
注入して形成された深いＩｓ ２の不純物拡散層層とを
備えたものである。
導電型の半導体基板と、該基板上にその側壁が該基板に
対しほぼ垂直になるように形成されたゲート’ｒｌｉ
極と、該ゲート４ Ｈｆｉ ｆマスクとして上記爪板中
に第２導電型の不純物を注入して形成された浅い＠１の
不純物拡散層と、上記ゲート電極の側壁にイ」着して形
成された絶縁１摸と、上記ゲート電極および上記絶縁膜
をマスクとして上記基板中に第２ノ拝、ｄ型の不純物を
注入して形成された深いＩｓ ２の不純物拡散層層とを
備えたものである。
また、本発明による肩界効果型トランジスタの製造方法
は、第１導゛市型の半導体基板」二にその側壁が該基板
に対しほぼ垂直なゲートｆ目極を形成する第１の工程と
、上記ゲート’ｉ−’Ｈ極をマスクとして第２導・Ｒ型
の不純物を上記基板に注入して浅い第１の不純物拡散層
を形成する第２の工程と、上記ゲート電極および上記基
板の全面に絶縁膜を形成した後その全面を物理的エツチ
ングにより上ｔｆ１３基板が露出するまでエツチングし
」１記ゲートＩｔ Ｉ也の側壁のみに該に’＋’２縁膜
をイマ１看残存させる第３の工程と、上記ゲート市軸お
よび該ゲート・１ず碌の１１１１１１！、！に付着残存
（−だ絶縁１１ぐをマスクとしてｅ（！ ２ ’！メ１
１７型の不純物を上記爪板中に注入しで熱処叩を行い上
記第１の不純物拡散層より深い弔２の不純物拡散層を形
１戊する第４の工程とを備えたものである。
は、第１導゛市型の半導体基板」二にその側壁が該基板
に対しほぼ垂直なゲートｆ目極を形成する第１の工程と
、上記ゲート’ｉ−’Ｈ極をマスクとして第２導・Ｒ型
の不純物を上記基板に注入して浅い第１の不純物拡散層
を形成する第２の工程と、上記ゲート電極および上記基
板の全面に絶縁膜を形成した後その全面を物理的エツチ
ングにより上ｔｆ１３基板が露出するまでエツチングし
」１記ゲートＩｔ Ｉ也の側壁のみに該に’＋’２縁膜
をイマ１看残存させる第３の工程と、上記ゲート市軸お
よび該ゲート・１ず碌の１１１１１１！、！に付着残存
（−だ絶縁１１ぐをマスクとしてｅ（！ ２ ’！メ１
１７型の不純物を上記爪板中に注入しで熱処叩を行い上
記第１の不純物拡散層より深い弔２の不純物拡散層を形
１戊する第４の工程とを備えたものである。
以下、本発明の一実施例を図について説明むる・ｆｆ１
２図は本発明の一実施例による。信界効唱〕（シト１ラ
ンシスタの製造ノテ法をｔ稈順（こ示す１断面図であり
翫 同図ｆａｔ〜（ｃｌは従来の実施例と全く同様の工程を
示し、半導体基板としてのＰ型シリコ’ Ｋ ’ｔＪｖ
Ｉ 十にシリコン酸化嘆２及びポリシリコノによるゲ
ート、ｉ極３が垂直に形成され、それをマスクとしてＡ
ｓ イオンｔｔＥ人による１＜ １の浅い拡１我層５
（Ｘ Ｊ二ｏ、 ２ ｔｉｍ ％ シート（ｔ（抗”
１０１１Ω／ ）ＩＩ ＞ ７１＜形成されている。
２図は本発明の一実施例による。信界効唱〕（シト１ラ
ンシスタの製造ノテ法をｔ稈順（こ示す１断面図であり
翫 同図ｆａｔ〜（ｃｌは従来の実施例と全く同様の工程を
示し、半導体基板としてのＰ型シリコ’ Ｋ ’ｔＪｖ
Ｉ 十にシリコン酸化嘆２及びポリシリコノによるゲ
ート、ｉ極３が垂直に形成され、それをマスクとしてＡ
ｓ イオンｔｔＥ人による１＜ １の浅い拡１我層５
（Ｘ Ｊ二ｏ、 ２ ｔｉｍ ％ シート（ｔ（抗”
１０１１Ω／ ）ＩＩ ＞ ７１＜形成されている。
そしてこの全面に絶縁膜としτシリコン酸化；１ヴｔ８
をＣＶ Ｄ （Ｃｂｅｍｉｃａｌ Ｖａｐｅｒ １
Ｊｃｐｏｓｉｔｉｏｎｌ法で約（１５７７ｔｎ ｏ、：
） Ｉｖさに形成すＡ （＊＜ ２１ｙＳｌｆｄｌ！照
）。
をＣＶ Ｄ （Ｃｂｅｍｉｃａｌ Ｖａｐｅｒ １
Ｊｃｐｏｓｉｔｉｏｎｌ法で約（１５７７ｔｎ ｏ、：
） Ｉｖさに形成すＡ （＊＜ ２１ｙＳｌｆｄｌ！照
）。
次いで、リアクティブイオンエツチング（ｒｅｎｃｔｌ
ｖｅｉｏｎ ｅｔｃｈｉｎｇ ： ＲＩ Ｅ ）等物理
的エツチング法でシリコン酸化＋１４８の全面を除去す
る。なおこのエツチングは方向性を持っており、第２１
文Ｈｅｌの矢印の方向にのみエツチングが萌み、横方向
にはエツチングは進まないものである。そしてシリコン
基板１が露出した時点てエツチングをストップすると、
垂１紅なゲート市（萌３の側壁に底辺）、、：：０．５
μｍのシリコン酸化膜８１が付着残存する（同図ｆｅ）
参照）。
ｖｅｉｏｎ ｅｔｃｈｉｎｇ ： ＲＩ Ｅ ）等物理
的エツチング法でシリコン酸化＋１４８の全面を除去す
る。なおこのエツチングは方向性を持っており、第２１
文Ｈｅｌの矢印の方向にのみエツチングが萌み、横方向
にはエツチングは進まないものである。そしてシリコン
基板１が露出した時点てエツチングをストップすると、
垂１紅なゲート市（萌３の側壁に底辺）、、：：０．５
μｍのシリコン酸化膜８１が付着残存する（同図ｆｅ）
参照）。
次いで、その全面にＡ８を１００ｋｅＶで５×１０１５
イオン注入し、１００ （１℃、３０分程度の熱処Ｉ
！４！を施すことによってｘｊ ” ０．５ ｐｍ の
第２の深い拡散層７が形成さ第１る（第２１図（ｔ＋
；Ｓ照）Ｏこの時の横方向拡散は約０．３ ｔｔｍ 、
浅ｔ、Ｎｇ ｔ ノ拡（Ｌｂ−１，ａ） 散層５のみの部分の長さ□＝ ０．３ ／１ｍとなり、
ゲート４極３の左右に形成されるソース、ドレインとも
同じ長さでバランスがとれてし）る理想的な２市拡散構
造となっている。
イオン注入し、１００ （１℃、３０分程度の熱処Ｉ
！４！を施すことによってｘｊ ” ０．５ ｐｍ の
第２の深い拡散層７が形成さ第１る（第２１図（ｔ＋
；Ｓ照）Ｏこの時の横方向拡散は約０．３ ｔｔｍ 、
浅ｔ、Ｎｇ ｔ ノ拡（Ｌｂ−１，ａ） 散層５のみの部分の長さ□＝ ０．３ ／１ｍとなり、
ゲート４極３の左右に形成されるソース、ドレインとも
同じ長さでバランスがとれてし）る理想的な２市拡散構
造となっている。
その結果ソース、ドレインのシート抵抗を低く保ったま
まショート千ヤネル効果を制Ｍｖできるため、微細なＭ
ＯＳ ｒａｔ ！Ｊ効果トランジスタにおいて高速性
能を十分に発］り１てきるものびある。
まショート千ヤネル効果を制Ｍｖできるため、微細なＭ
ＯＳ ｒａｔ ！Ｊ効果トランジスタにおいて高速性
能を十分に発］り１てきるものびある。
なお、本発明はポリシリコン以外の凸融点飲ＩＪべ等の
市（値にも適用でき、又ゲ一；・、ＩＴ（帆１１１１１
’、：％の絶ギナ１模としてシリコン窒化膜を用いて
も４゛＜、史に不純物はＡｓ以外にリンでも勿論問題／
ｊ ＜、又ＪＡ ｆＬｖをＮ型とした場合あるいはＣＭ
ＯＳ等のＮウェルに２けるソース、ドレインの形成に
おいでは、不純物としてはポロン、°ｒルミＷＰが１・
Ａ４川できるｌハは瀘うまでもない。
市（値にも適用でき、又ゲ一；・、ＩＴ（帆１１１１１
’、：％の絶ギナ１模としてシリコン窒化膜を用いて
も４゛＜、史に不純物はＡｓ以外にリンでも勿論問題／
ｊ ＜、又ＪＡ ｆＬｖをＮ型とした場合あるいはＣＭ
ＯＳ等のＮウェルに２けるソース、ドレインの形成に
おいでは、不純物としてはポロン、°ｒルミＷＰが１・
Ａ４川できるｌハは瀘うまでもない。
以上説明したように、本発明によＡ１は゛Ｉ’＝〕！Ｊ
体Ｊｉ＆板上にその側壁が該ノ１（板に対してｅ−１，
ぼ垂萌、となるようゲート電極を形成し、該、信（明を
マスクとして不純物を注入して浅い拡散層を形成し、＋
、ｌ ｌこ上記電極の側壁にシリコン酸化１嘆を−シ〆
の１ｊ□１．１て形成し、上記重織およびシリコン基板
化ｌｉｔ Ｇマスクとしてイ＼純物を注入しセルファラ
インで深い拡散層’ｃ Ｊｌ’ｇ ＩＩ見するようにし
たので、２市拡散構造が答易１確実にしかも精度よく形
成できる効果がある。即ち、この２市拡散構造をソース
、ドレインとしたＮＩＯ８電界効果型トランジスタは、
ショートチャネル効果を、寸法精度よく形成された浅い
拡散によって制御でき、深い接合によってシート低抗を
下げられ、浅い接合の長さはシリコン酸化膜の厚さを選
択して側壁の厚さｉ、αを自由にコントロールすスこと
によって制側できるため微細化か＝１能であり、旨速性
を指向した品性能な特性を著しく答易に向上させること
ができるものである。
体Ｊｉ＆板上にその側壁が該ノ１（板に対してｅ−１，
ぼ垂萌、となるようゲート電極を形成し、該、信（明を
マスクとして不純物を注入して浅い拡散層を形成し、＋
、ｌ ｌこ上記電極の側壁にシリコン酸化１嘆を−シ〆
の１ｊ□１．１て形成し、上記重織およびシリコン基板
化ｌｉｔ Ｇマスクとしてイ＼純物を注入しセルファラ
インで深い拡散層’ｃ Ｊｌ’ｇ ＩＩ見するようにし
たので、２市拡散構造が答易１確実にしかも精度よく形
成できる効果がある。即ち、この２市拡散構造をソース
、ドレインとしたＮＩＯ８電界効果型トランジスタは、
ショートチャネル効果を、寸法精度よく形成された浅い
拡散によって制御でき、深い接合によってシート低抗を
下げられ、浅い接合の長さはシリコン酸化膜の厚さを選
択して側壁の厚さｉ、αを自由にコントロールすスこと
によって制側できるため微細化か＝１能であり、旨速性
を指向した品性能な特性を著しく答易に向上させること
ができるものである。
第１図は俤来の小異効果型トランジスタの製造方法を工
程順に示す１新面図、第２１Ｘ１は本発明番こよる電界
効果型トランジスタの製造方法の一実施例を工程順に示
す断面図１である。 １はシリコン基槻（半導体基板）、３はポリシリコンゲ
ート４極、５は＠１の不純物拡散層、７は第２の不純物
拡散層、８，８／はＣｖＤシリコン酸化膜（絶縁１間）
である。 なお図中同一符号は同−又は相当部分を示す・代 理
人 葛 野 信 −第１
図 第 ２ｖ！Ｊ （０ １Ｎ １、乍 １）長′自 １＋！’）１． ＝Ｂｒ
’ｌのｌ（示 １１呼「ｌ昭 ５７−１５８５０
１号２ 開明の２１（ろ、 電界効果型トランジスタおよびイ、のｉ’Ｊ ；ｉ１方
２（９；） 浦１１６・４−るｈ ＝Ｉ ｆｉとの関係 持許出覇人 ｆｉ° 所 東市部「−代＋１１１＊九の内
： ｒ＋ １２計：３シＣ名 （４、（（ｉ（、）］）
−菱重電機株式月代表古片＋１１ｆ’八部 ４、代理人 （ｉ、所 東卓都「・代ＩＩＩ区）１．の内゛
２口１２散３シ；５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細、ｊ）をっぎのとおり訂正する。
程順に示す１新面図、第２１Ｘ１は本発明番こよる電界
効果型トランジスタの製造方法の一実施例を工程順に示
す断面図１である。 １はシリコン基槻（半導体基板）、３はポリシリコンゲ
ート４極、５は＠１の不純物拡散層、７は第２の不純物
拡散層、８，８／はＣｖＤシリコン酸化膜（絶縁１間）
である。 なお図中同一符号は同−又は相当部分を示す・代 理
人 葛 野 信 −第１
図 第 ２ｖ！Ｊ （０ １Ｎ １、乍 １）長′自 １＋！’）１． ＝Ｂｒ
’ｌのｌ（示 １１呼「ｌ昭 ５７−１５８５０
１号２ 開明の２１（ろ、 電界効果型トランジスタおよびイ、のｉ’Ｊ ；ｉ１方
２（９；） 浦１１６・４−るｈ ＝Ｉ ｆｉとの関係 持許出覇人 ｆｉ° 所 東市部「−代＋１１１＊九の内
： ｒ＋ １２計：３シＣ名 （４、（（ｉ（、）］）
−菱重電機株式月代表古片＋１１ｆ’八部 ４、代理人 （ｉ、所 東卓都「・代ＩＩＩ区）１．の内゛
２口１２散３シ；５、補正の対象 明細書の発明の詳細な説明の欄 ６、補正の内容 明細、ｊ）をっぎのとおり訂正する。
Claims (1)
- 【特許請求の範囲】 （１） 第１導’ｃ’ａ型の半導体基板と、該基板上
にその側壁が該基板に対しほぼ垂直になるよう形成され
たゲート電極と、該ゲート電極をマスクとして上記基板
中に第２導、小型の不純物を注入して形成された浅い第
１の不純物拡散層と、上記ゲート４極の側壁に（４着し
て形成された絶縁膜と、上記ゲート電極および上記絶縁
膜をマスクとして上記基板中に第２導電型の不純物を注
入して形成された深い第２の不純物拡散層とを備えたこ
とを特徴とする小異効果型トランジスタ。 （２１上記ゲート、−Ｉｔ極は多結晶シリコンからなる
ものであることを特徴とする特許請求の範囲第１項、（
８載の噌界効果型トランジスタ。 （３）上記ゲート４極は高融点金属の単体あるいはその
化合物からなるものであることを特徴とする特許請求の
約囲第１項記載の電界効果型トランジスタ。 （４）上記絶縁膜はシリコン１１９化Ｉｔ＠−ｃあるこ
とを特徴とする特許請求の範囲ｒｉｓ １ ｒｃｌない
し第３項のいずれかに記載の’ｒ１↑界効弔型トランジ
スタ。 （５） 上記＠１および第２の本陣Ｉ吻（広１段層の
４神１物は共に石比素であること５：特徴とする特、ｒ
Ｉ傅１゛１求の範囲第１項ないし弔４頃のいずイ１かに
、４．！ ４ｊＱの、１↑界効果型トランジスタ。 （６）上記′＃Ｓ１の不純物拡散層のネギ小物は離水て
あり、上記第２の不純物拡散層の不純物はリンであるこ
とを特徴とする特許請求の範囲第１項／、（いし＠４項
のいずれかに記載の小異効果型トランジスタ。 （７）上記第１の不純物拡散層の深さは（１，５１載ｍ
以下であり、上記第２の不純物鉱ｔｒｂ層の深さＣ」Ｑ
、５載ｍないし１．５１載ｍであること５：特１ｉＱ
七する特許請求の範囲ヴ５１項ないし第６１０のい４−
４１かに記載の°電界効果型トランジスタ。 （８） 第１４市型の半、９７体基板上にその側壁か該
基板に対しほぼ垂直なゲート、ｉｔ碌を形成する・ｆ１
１の工程と、上記ゲート電極をマスクとして第２導電型
の不純物を上記基板に注入して浅い第１の不純物拡散層
を形成する第２の工程と、」二記ゲート′市極および上
記基板の全面に絶縁膜を形成した後その全面を物理的エ
ツチングにより上記基板が露出するまでエツチングし上
記ゲート、４ス極の側壁のみに該絶縁膜を付着残存させ
る嶋３の工程と、上記ゲート電極２よび該ゲート電極の
側壁に付着残存した絶縁膜をマスクとして第２導市型の
不純物を上記基板、中に注入して熱処理を行い上記第１
の不純物拡散層より深い第２の不純物拡散ｊ￥’Ｊ５＝
形成する第４の工程とを備えたことを特徴とする電界効
果型トランジスタの製造方法＠
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15850182A JPS5946084A (ja) | 1982-09-09 | 1982-09-09 | 電界効果型トランジスタおよびその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15850182A JPS5946084A (ja) | 1982-09-09 | 1982-09-09 | 電界効果型トランジスタおよびその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5946084A true JPS5946084A (ja) | 1984-03-15 |
Family
ID=15673111
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15850182A Pending JPS5946084A (ja) | 1982-09-09 | 1982-09-09 | 電界効果型トランジスタおよびその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5946084A (ja) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950562A (ja) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | 半導体装置 |
| JPS61125086A (ja) * | 1984-11-21 | 1986-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6254966A (ja) * | 1985-09-04 | 1987-03-10 | Hitachi Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPS6317559A (ja) * | 1986-07-09 | 1988-01-25 | Seiko Instr & Electronics Ltd | 半導体装置及びその製造方法 |
| US5272100A (en) * | 1988-09-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with T-shaped gate electrode and manufacturing method therefor |
| US5471080A (en) * | 1988-09-08 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| US5543646A (en) * | 1988-09-08 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
-
1982
- 1982-09-09 JP JP15850182A patent/JPS5946084A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5444482A (en) * | 1977-09-14 | 1979-04-07 | Matsushita Electric Ind Co Ltd | Mos type semiconductor device and its manufacture |
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5950562A (ja) * | 1982-09-17 | 1984-03-23 | Toshiba Corp | 半導体装置 |
| JPS61125086A (ja) * | 1984-11-21 | 1986-06-12 | Toshiba Corp | 半導体装置の製造方法 |
| JPS6254966A (ja) * | 1985-09-04 | 1987-03-10 | Hitachi Ltd | ショットキーゲート電界効果トランジスタの製造方法 |
| JPS6317559A (ja) * | 1986-07-09 | 1988-01-25 | Seiko Instr & Electronics Ltd | 半導体装置及びその製造方法 |
| US5272100A (en) * | 1988-09-08 | 1993-12-21 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with T-shaped gate electrode and manufacturing method therefor |
| US5471080A (en) * | 1988-09-08 | 1995-11-28 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| US5543646A (en) * | 1988-09-08 | 1996-08-06 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
| US5650342A (en) * | 1988-09-08 | 1997-07-22 | Mitsubishi Denki Kabushiki Kaisha | Method of making a field effect transistor with a T shaped polysilicon gate electrode |
| US5834817A (en) * | 1988-09-08 | 1998-11-10 | Mitsubishi Denki Kabushiki Kaisha | Field effect transistor with a shaped gate electrode |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8361894B1 (en) | Methods of forming FinFET semiconductor devices with different fin heights | |
| JPS6254936A (ja) | Ｍｏｓ装置の分離構造の製造方法 | |
| JPH023269A (ja) | 集積回路の製造方法 | |
| JPH0228270B2 (ja) | ||
| JPS5946084A (ja) | 電界効果型トランジスタおよびその製造方法 | |
| JPS6395669A (ja) | 半導体集積回路装置の製造方法 | |
| JPS59208851A (ja) | 半導体装置とその製造法 | |
| WO2016119697A1 (zh) | 横向扩散金属氧化物半导体场效应管的制造方法 | |
| JPS62293773A (ja) | 半導体装置の製造方法 | |
| JPH02158143A (ja) | 半導体装置及びその製造方法 | |
| CN113223962A (zh) | 一种半导体器件的形成方法 | |
| KR101038308B1 (ko) | 반도체 소자의 트랜지스터 제조방법 | |
| JPH0311639A (ja) | 半導体装置の製造方法 | |
| US6207520B1 (en) | Rapid thermal anneal with a gaseous dopant species for formation of lightly doped regions | |
| JPH0472770A (ja) | 半導体装置の製造方法 | |
| JPH01107555A (ja) | Ｍｉｓ型半導体装置およびその製造方法 | |
| JPS63226922A (ja) | 半導体装置の製造方法 | |
| JPS5940563A (ja) | 半導体装置の製造方法 | |
| KR100244495B1 (ko) | 반도체 소자 제조방법 | |
| JPS63308959A (ja) | 電荷転送装置の製造方法 | |
| JPH0479336A (ja) | 半導体装置の製造方法 | |
| KR20020047846A (ko) | 트랜지스터의 소오스 드레인 이온주입방법 | |
| KR100451463B1 (ko) | 이중 게이트산화막을 가진 반도체소자의 제조방법 | |
| JP2003158136A (ja) | 半導体装置およびその製造方法 | |
| JPS60245176A (ja) | Ｍｉｓ型電界効果トランジスタの製造方法 |