JPS5945737A - 4次群デジタル多重化システム - Google Patents
4次群デジタル多重化システムInfo
- Publication number
- JPS5945737A JPS5945737A JP58141269A JP14126983A JPS5945737A JP S5945737 A JPS5945737 A JP S5945737A JP 58141269 A JP58141269 A JP 58141269A JP 14126983 A JP14126983 A JP 14126983A JP S5945737 A JPS5945737 A JP S5945737A
- Authority
- JP
- Japan
- Prior art keywords
- bit
- bits
- digital
- signal
- frame
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J3/00—Time-division multiplex systems
- H04J3/02—Details
- H04J3/06—Synchronising arrangements
- H04J3/07—Synchronising arrangements using pulse stuffing for systems with different or fluctuating information rates or bit rates
- H04J3/073—Bit stuffing, e.g. PDH
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/05—Electric or magnetic storage of signals before transmitting or retransmitting for changing the transmission rate
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/22—Arrangements affording multiple use of the transmission path using time-division multiplexing
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Power Engineering (AREA)
- Time-Division Multiplex Systems (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
A1発明の分野乃び発明の背景
本発明はデジクルマルチプレクサを含む送信様とデジク
ルマルチプレクサを含む受信機をJl、え。
ルマルチプレクサを含む受信機をJl、え。
44786 Kbit/Sの公4イf・、8次群ビット
レートを有する複数個のデジタル信号を前記マルチプレ
クサとデマルチプレクサとの間の共通デジタルバスを通
してTDM伝送する4次群デジタル多電化システムに関
するものである。
レートを有する複数個のデジタル信号を前記マルチプレ
クサとデマルチプレクサとの間の共通デジタルバスを通
してTDM伝送する4次群デジタル多電化システムに関
するものである。
現在、0CITTが多j■(化方法、インターフェース
及びライン伝送システムに関し勧告1−7ているPOM
多重化システムのハイアラーキには2つのタイプがおる
( 0OITT YcIlow Book、 vol、
TI、 Fascjclell、8. Recom
mendatj−ons of tb+゛ 5er
j−es G、700and G、900. にene
va、 1981参照)。
及びライン伝送システムに関し勧告1−7ているPOM
多重化システムのハイアラーキには2つのタイプがおる
( 0OITT YcIlow Book、 vol、
TI、 Fascjclell、8. Recom
mendatj−ons of tb+゛ 5er
j−es G、700and G、900. にene
va、 1981参照)。
第1のタイプのハイアラーキ(ヨーロッパ−c一般に受
は入れられている)は801L話チャンネル伝送用の2
048 Kbit/s tD公称ピットl/−hk有す
る1次群多重化システムを基にするものであり。
は入れられている)は801L話チャンネル伝送用の2
048 Kbit/s tD公称ピットl/−hk有す
る1次群多重化システムを基にするものであり。
符号化にはA−則を使用する。この第2ハイアラーキに
おいては、多重化は4つの階でいで行なわれ、0OIT
Tで勧告されている公称ビットレートは2次群に対して
8448 K bit/5−18次群に対して848
e、 B Kbit/s及び4次群に対して18926
4Kbit/sである。
おいては、多重化は4つの階でいで行なわれ、0OIT
Tで勧告されている公称ビットレートは2次群に対して
8448 K bit/5−18次群に対して848
e、 B Kbit/s及び4次群に対して18926
4Kbit/sである。
fF zタイプの71イアラーキはlr:iにアメリカ
において一般に受は入れられている。このタイプは15
44 Kbit / Sの公称ビットレートを有する2
4屯話チャンネル伝送用の1次群POMマルチプレクー
リシステムを基にしてお秒、符号化にり、ρ−則を使用
している。とのrj”、2 ’・イアラーキでは勧告さ
れている公称ビットレー)1−j2次群に71シてQ」
6812 Kbit/Sテ夛)す、B次群に対して(l
′tzつの公称ピッ[・レートが勧告されでいるが多く
の場合は44786 Kbit/sが使用されている。
において一般に受は入れられている。このタイプは15
44 Kbit / Sの公称ビットレートを有する2
4屯話チャンネル伝送用の1次群POMマルチプレクー
リシステムを基にしてお秒、符号化にり、ρ−則を使用
している。とのrj”、2 ’・イアラーキでは勧告さ
れている公称ビットレー)1−j2次群に71シてQ」
6812 Kbit/Sテ夛)す、B次群に対して(l
′tzつの公称ピッ[・レートが勧告されでいるが多く
の場合は44786 Kbit/sが使用されている。
この第2ハイアラーキにおいては4次群e(一対し、て
は0OITTは−まだ勧告を出してい7.4’いが、米
国の−くルシス′テ〜ムのデジタル伝送ネットワークで
Q、14次群に対して、44786 Kbit/sの公
称8次群ビットレートを有する6個のデジタル信号を伝
送するために274176 Kbit、/sの公称ビッ
トレートを現在使用している。
は0OITTは−まだ勧告を出してい7.4’いが、米
国の−くルシス′テ〜ムのデジタル伝送ネットワークで
Q、14次群に対して、44786 Kbit/sの公
称8次群ビットレートを有する6個のデジタル信号を伝
送するために274176 Kbit、/sの公称ビッ
トレートを現在使用している。
274176 Kbit、/sの4次群ビットレート用
の長距離デジタルライン伝送システムは、既存の長距離
ライン伝送ネットワークをこの目的のだめの完全に新規
な7ステムで拡張することにより実現することができる
。しかし、長距離ライン伝送システムのコストの大部分
はケーブル自体のコスト、ケーブル敷設コスト、端局及
び地下中継所の建設及び設備コストのような、いかなる
システムを使用する場合でも必要とされるコストから成
るため、新規なデジタルライン伝送システムの実現には
既存の長距離アナログライン伝送システムを利用するの
が好適である。この場合には、それぞれ8600電話チ
ャンネル及び10800[話ヂャンネルの容□量を有す
るタイプL4及びL5のアナログライン伝送システム(
各々8/8インチの同軸ケーブルを有し、それぞれ82
18nt及び160911tの中継器間隔を有する)を
利用することが考えられる。デジタル信号を27417
5 Kbit/sのビットレートでこれらシステムの8
78インチ同軸ケーブルにより伝送するには順次の再生
中継器は1787 mの間隔で配置する必要がある。こ
のことは、既存のL5システムを、そのアナログ中継器
をデジタル1j生中継器と交換すれば、使用することが
できることを意味するが、この方法は既存システムの1
0800 箱詰チャンネルの答…が4082 fi話チ
ャンネル以下の容胤に減少すると共に1,5システムを
全ての所望ルートに対して使用できなくなるという欠点
ン:有する。これらの欠点&:t 、もつと大きf、(
スケールで使用し得るL4システムを使用するときし1
.除去される。しかし、L4システムの場合にはアナロ
グ中継器をデジタルパス8上と交換するたi)でtJイ
く十分で、既存の111次の中継所間に追加のデジタル
再生中継器を配設する必要が6p、多大は追加のコスト
が必要とされる。
の長距離デジタルライン伝送システムは、既存の長距離
ライン伝送ネットワークをこの目的のだめの完全に新規
な7ステムで拡張することにより実現することができる
。しかし、長距離ライン伝送システムのコストの大部分
はケーブル自体のコスト、ケーブル敷設コスト、端局及
び地下中継所の建設及び設備コストのような、いかなる
システムを使用する場合でも必要とされるコストから成
るため、新規なデジタルライン伝送システムの実現には
既存の長距離アナログライン伝送システムを利用するの
が好適である。この場合には、それぞれ8600電話チ
ャンネル及び10800[話ヂャンネルの容□量を有す
るタイプL4及びL5のアナログライン伝送システム(
各々8/8インチの同軸ケーブルを有し、それぞれ82
18nt及び160911tの中継器間隔を有する)を
利用することが考えられる。デジタル信号を27417
5 Kbit/sのビットレートでこれらシステムの8
78インチ同軸ケーブルにより伝送するには順次の再生
中継器は1787 mの間隔で配置する必要がある。こ
のことは、既存のL5システムを、そのアナログ中継器
をデジタル1j生中継器と交換すれば、使用することが
できることを意味するが、この方法は既存システムの1
0800 箱詰チャンネルの答…が4082 fi話チ
ャンネル以下の容胤に減少すると共に1,5システムを
全ての所望ルートに対して使用できなくなるという欠点
ン:有する。これらの欠点&:t 、もつと大きf、(
スケールで使用し得るL4システムを使用するときし1
.除去される。しかし、L4システムの場合にはアナロ
グ中継器をデジタルパス8上と交換するたi)でtJイ
く十分で、既存の111次の中継所間に追加のデジタル
再生中継器を配設する必要が6p、多大は追加のコスト
が必要とされる。
B8発明の目的及び要旨
本発明の目的は斯る多重化メにス繁システム及び特に関
連するデジタルライン伝送システムを経済的に実現しイ
()るようにした上述したタイツ゛の新規な4次群多重
化システムを提供することにるる。
連するデジタルライン伝送システムを経済的に実現しイ
()るようにした上述したタイツ゛の新規な4次群多重
化システムを提供することにるる。
本発明による4次群デジタル多重化ズにり・ネジステム
においては、マルチプレクサは44736Kbit/s
の公称8次群ビットレートを有する3個のデジタル信号
を、189264 Kbit/sの公称4次群ビットレ
ートを有すると共に12ビツトの7レームアライメント
信号、蝮数個のサービスビットに加えて前記8個のデジ
タル信−けの各々β:対しN個の情報ビット並びに1個
のスタッフビットと5個の関連するスタッフサービスビ
ットを・含むフレームを有する接合デジタルバス内に周
期的に挿入するよう構成し、前記数Nは公称パルススタ
ッフ比が0.40から0.46の間、或は0.54から
(+、(ioの間の値になるように選択すると共に、前
11己フレームは各々同数のタイムスロットを有1°る
6個の連続したセットに構成し、当該フレームにおいて
は一前記フレームアライメント信号の12ビツトが第1
セツトの最初の12ビツト位16.を占め。
においては、マルチプレクサは44736Kbit/s
の公称8次群ビットレートを有する3個のデジタル信号
を、189264 Kbit/sの公称4次群ビットレ
ートを有すると共に12ビツトの7レームアライメント
信号、蝮数個のサービスビットに加えて前記8個のデジ
タル信−けの各々β:対しN個の情報ビット並びに1個
のスタッフビットと5個の関連するスタッフサービスビ
ットを・含むフレームを有する接合デジタルバス内に周
期的に挿入するよう構成し、前記数Nは公称パルススタ
ッフ比が0.40から0.46の間、或は0.54から
(+、(ioの間の値になるように選択すると共に、前
11己フレームは各々同数のタイムスロットを有1°る
6個の連続したセットに構成し、当該フレームにおいて
は一前記フレームアライメント信号の12ビツトが第1
セツトの最初の12ビツト位16.を占め。
−前記8個の第1.第2及び第8デジタル信号のスタッ
フサービスビットがそれぞれ第2〜第6セツトの第1、
第2及び第8ビツト位置f:順に占め。
フサービスビットがそれぞれ第2〜第6セツトの第1、
第2及び第8ビツト位置f:順に占め。
前記第1.第2及び第8デジタルkr号のスタッフビッ
トがそれぞれ第6セツトの第4・、第5及U m 6
ヒラ) (S”l l’i?+’、 k占め、−前記複
数個のサービスビットが第4セツトの第8ビット位11
′lの次の+3J、 E1ビット位(lイを占め、−前
記8個のデジフル偵[;の情報ビットが6個のセットの
残りのビット位置を周期的に占めるようにし、1」、つ デマルチプレクリ゛は前記複合信号を前記8個のデジタ
ル信号に多電分ト・11°するよう構成することを特徴
とする。
トがそれぞれ第6セツトの第4・、第5及U m 6
ヒラ) (S”l l’i?+’、 k占め、−前記複
数個のサービスビットが第4セツトの第8ビット位11
′lの次の+3J、 E1ビット位(lイを占め、−前
記8個のデジフル偵[;の情報ビットが6個のセットの
残りのビット位置を周期的に占めるようにし、1」、つ デマルチプレクリ゛は前記複合信号を前記8個のデジタ
ル信号に多電分ト・11°するよう構成することを特徴
とする。
P OM 多重化システムの2つの)1イアラーキは異
なる1次群ビットレート(即ち20会8Kbit、/s
及び1544 Kbit、/s )に基づいているが1
本発明による方法を使用すると4次群マルチプレクスシ
ステムは両パイアラーキにおいてi 89264 Kb
it/sの同一の公称ビットレートで動作する。このこ
とは。
なる1次群ビットレート(即ち20会8Kbit、/s
及び1544 Kbit、/s )に基づいているが1
本発明による方法を使用すると4次群マルチプレクスシ
ステムは両パイアラーキにおいてi 89264 Kb
it/sの同一の公称ビットレートで動作する。このこ
とは。
デジタルマルチプレクサ及びデマルチプレクリの実現に
対する利点とは別に、両ノ・イアラーキにおいて同一の
デジタルライン伝送システムを(1[することができる
という重V′、、な利点を生ずる。加え。
対する利点とは別に、両ノ・イアラーキにおいて同一の
デジタルライン伝送システムを(1[することができる
という重V′、、な利点を生ずる。加え。
て、このデジタルライン伝送システムの実施に当り米国
において既に施設されている!+甲離ライン伝送ネット
ワークを極めて都合良く利用することができる。特に、
既に大規模に使用さ)]ている]L4−システを、2個
の順次の既存の中継器間にデジタル再生中継器用の追加
の中継所を配設する必要なしに利用することができる。
において既に施設されている!+甲離ライン伝送ネット
ワークを極めて都合良く利用することができる。特に、
既に大規模に使用さ)]ている]L4−システを、2個
の順次の既存の中継器間にデジタル再生中継器用の追加
の中継所を配設する必要なしに利用することができる。
〔〕。実施例の説明
以下、図面を参照して本発明の実施例及びその利点につ
いて詳細に説明する。
いて詳細に説明する。
第1図は、送信機1及び受信機2を具え、44786に
ビット/Sの公称第8次ヒツトレートを有する8つのデ
ジタル信号DI、 D2. D8を共通のデジタルバス
8を経てTDM伝送する本発明による4次群デジタル多
重化システムの一例の全体ブロック図を示す。このデジ
タルパス8上の複合デジタル信号はC(3ITT勧告0
.70B、 藝0に準拠した]l’19264 Kb
it/sの公称4次群ビットレートを有する。本例多重
化システムの構造及び実施は・PhilipsTele
communication ReView n vo
l 、 88 、 A 1 。
ビット/Sの公称第8次ヒツトレートを有する8つのデ
ジタル信号DI、 D2. D8を共通のデジタルバス
8を経てTDM伝送する本発明による4次群デジタル多
重化システムの一例の全体ブロック図を示す。このデジ
タルパス8上の複合デジタル信号はC(3ITT勧告0
.70B、 藝0に準拠した]l’19264 Kb
it/sの公称4次群ビットレートを有する。本例多重
化システムの構造及び実施は・PhilipsTele
communication ReView n vo
l 、 88 、 A 1 。
Janttary 198(1、ppH−1112に記
載されているn hj−gh−or(lqr PO
M mu]−t、j−plρx syStem
++ のオ皆コ危及び実施に多くの頷似点を示すため
、以下の説明においてV」こJlら従宋のシステムと相
違する点を中心に説明する。
載されているn hj−gh−or(lqr PO
M mu]−t、j−plρx syStem
++ のオ皆コ危及び実施に多くの頷似点を示すため
、以下の説明においてV」こJlら従宋のシステムと相
違する点を中心に説明する。
各々4=4786 Kbit/sの公称ビットレー1・
を有する8つのデジタル信号Dl 、 B2 、 B8
1tCCITT fII+告G、qo8.115 K従
ッテB3ZS コ−ドア オー−r ツ)(8−ゼロ1
トイ閑コードを有するパイポーラコー ド)で、勧告G
、752. @l、 3の強度て供給される。
を有する8つのデジタル信号Dl 、 B2 、 B8
1tCCITT fII+告G、qo8.115 K従
ッテB3ZS コ−ドア オー−r ツ)(8−ゼロ1
トイ閑コードを有するパイポーラコー ド)で、勧告G
、752. @l、 3の強度て供給される。
ビーク−ビークジッター振幅、の最大値は 14UI(
UI:ユニットインターバル)とすることができる。
UI:ユニットインターバル)とすることができる。
第2図のタイツ・シーケイス図には論理値1ビツト及び
論理値0ビツトを有する2進111号(第Za。
論理値0ビツトを有する2進111号(第Za。
図) (7) B8ZS :y −ト信’5− (9g
2 b 及(i 201M+ ) ヘの変換の一例を
示す。論理値lビットは50%のデユーティサイクルを
・有すると共VC論理値Oビットのレベルに対し、交互
に正及び負の極性を有するパルスに変換される。例外は
8個の連続する論理値Oビットが発生すみ場合であって
、この場合には8個の連続するθビットの各ブロックが
BOv又はOOvと置き換えられる(ここで、Bはバイ
ポーラコードルールVC従うパルスを表ht、、vはバ
イポーラコードルールに従わないパルスを表わす)。
2 b 及(i 201M+ ) ヘの変換の一例を
示す。論理値lビットは50%のデユーティサイクルを
・有すると共VC論理値Oビットのレベルに対し、交互
に正及び負の極性を有するパルスに変換される。例外は
8個の連続する論理値Oビットが発生すみ場合であって
、この場合には8個の連続するθビットの各ブロックが
BOv又はOOvと置き換えられる(ここで、Bはバイ
ポーラコードルールVC従うパルスを表ht、、vはバ
イポーラコードルールに従わないパルスを表わす)。
BOV又は00vの選択は順次のVパルヌ間のBパルス
の数が奇数となるように行なわれる。第2図のb fc
)に対しては滑層のVパルスから奇数(偶数)のパルス
が伝送されているものとする。
の数が奇数となるように行なわれる。第2図のb fc
)に対しては滑層のVパルスから奇数(偶数)のパルス
が伝送されているものとする。
送信機l内の信号処理は通常の2進コードの信号に基づ
いて行なわれるため、各138ZSコ一ド信号DB 、
B2 、 D8ハB8ZS −7タプタ4π供給され
、このアダプタにおいて再生クロック信号による再生後
に2通信号への変換が行なわれる。斯くして得られた各
2通信号a1. a2. daは関連するクロック信号
と一緒にジッター低減装置t 5に供給され、ここでジ
ッタ周波数に依存するビーク−ビークジッター振幅の値
が約1.5 UIに低減されイ)。−例として、第8図
に8個の同一のB13ZS−アダプタ4の内の%ニ信号
Dlに対応するアダプタのブロック図を示し、第4図に
3個の同一のジッター低減装置5の内の時に2通信号d
lK対応する装置−″のブロック図を示す。
いて行なわれるため、各138ZSコ一ド信号DB 、
B2 、 D8ハB8ZS −7タプタ4π供給され
、このアダプタにおいて再生クロック信号による再生後
に2通信号への変換が行なわれる。斯くして得られた各
2通信号a1. a2. daは関連するクロック信号
と一緒にジッター低減装置t 5に供給され、ここでジ
ッタ周波数に依存するビーク−ビークジッター振幅の値
が約1.5 UIに低減されイ)。−例として、第8図
に8個の同一のB13ZS−アダプタ4の内の%ニ信号
Dlに対応するアダプタのブロック図を示し、第4図に
3個の同一のジッター低減装置5の内の時に2通信号d
lK対応する装置−″のブロック図を示す。
第8図において、B8ZSコード信乞Dlは等化増幅’
t:’+ 41 K fjl;給され、等化された信号
が再牛器42で也生され、この再生?jj 、、この等
化された46号からクロック抽出ri’if 48 V
rJ−、り再生された44786KH2σ5り「1ツク
信号で制御される。11手生された信けDlは次に、同
様に再生クロック信号で制御されるB3 Z S−デコ
ーダ4−4により2進イds、> a l vc変換さ
れろ。2通信号(11と再生した・94786KHzσ
)り自ツクイ言号はこび)アダプタ李の出力端子から1
−15力され乙)。第417] K示寸ジツターイ氏減
装置イ15においては、このクロック信号を書込クロッ
クとして1[1いて2進1、言外dlQエラスティック
メモリ51 K 占込む。このエラスティックメモリ5
1は李+78+1KH2の休1に周波数を治する電出制
御発撮器52Fより発生される読取りロックの制御の下
で読取られる。ljt込クロックよりも著しくジッター
σ) 4)フxい糟、取りロックを得るために位相ロッ
クループを使用する。この目的のために。
t:’+ 41 K fjl;給され、等化された信号
が再牛器42で也生され、この再生?jj 、、この等
化された46号からクロック抽出ri’if 48 V
rJ−、り再生された44786KH2σ5り「1ツク
信号で制御される。11手生された信けDlは次に、同
様に再生クロック信号で制御されるB3 Z S−デコ
ーダ4−4により2進イds、> a l vc変換さ
れろ。2通信号(11と再生した・94786KHzσ
)り自ツクイ言号はこび)アダプタ李の出力端子から1
−15力され乙)。第417] K示寸ジツターイ氏減
装置イ15においては、このクロック信号を書込クロッ
クとして1[1いて2進1、言外dlQエラスティック
メモリ51 K 占込む。このエラスティックメモリ5
1は李+78+1KH2の休1に周波数を治する電出制
御発撮器52Fより発生される読取りロックの制御の下
で読取られる。ljt込クロックよりも著しくジッター
σ) 4)フxい糟、取りロックを得るために位相ロッ
クループを使用する。この目的のために。
書込クロックと読取りロックを位相比軸器53に供給し
、その出力信号をa−パスフィルタ54でろ波した後に
発振器52の制御入力端子に供給する。メモリ51から
読出された2通信号dlと発振器52により発生された
44786KIfzの読取シクロツクはこのジッター低
減装置5の出力端子がら出力される。
、その出力信号をa−パスフィルタ54でろ波した後に
発振器52の制御入力端子に供給する。メモリ51から
読出された2通信号dlと発振器52により発生された
44786KIfzの読取シクロツクはこのジッター低
減装置5の出力端子がら出力される。
しかし、こうして得られた2aイぼ号dl、d2゜da
は互に同期せず、またそれらの公称ピットレー) 44
’+86 Khit/Sしi複合デジタル信壮の公称ビ
ットレート1392f14 Kbit/S (7) 8
分(7) I K 正確に等しくない。それにもががゎ
らず送信機lにおいて同期多重化を可能圧するためI’
m、 8個の2通信号dl 、 d2 、 daの各り
をブロックコンバータ6に供給し、ココT 1892(
B4 Kbit/S )公称ヒツトレートの正確に−で
ある46421.8 Kビット/Sの公称ビットレート
を有すると共に、後に説明する複合デジタル信号のフレ
ーム構成がら導き出される構成のフレームをイテする2
通信号に’l換する。
は互に同期せず、またそれらの公称ピットレー) 44
’+86 Khit/Sしi複合デジタル信壮の公称ビ
ットレート1392f14 Kbit/S (7) 8
分(7) I K 正確に等しくない。それにもががゎ
らず送信機lにおいて同期多重化を可能圧するためI’
m、 8個の2通信号dl 、 d2 、 daの各り
をブロックコンバータ6に供給し、ココT 1892(
B4 Kbit/S )公称ヒツトレートの正確に−で
ある46421.8 Kビット/Sの公称ビットレート
を有すると共に、後に説明する複合デジタル信号のフレ
ーム構成がら導き出される構成のフレームをイテする2
通信号に’l換する。
ブロックコンバータ(1からの8イIII+1の出力2
kQ イ、’、’ −:4゜dlO、d20 、 dB
0は互に回ハJl l、、マルチプレクサ装置・賀7内
のORゲート8を経て並列−i!?:列コンバータ9に
供給され、ここで安定発4b壷恭]0により発生さねる
189264F(Hzの°システムクロックの制御の下
で多54(化が行7.cわれる。並列−直列コンバータ
9の出力端子K &L 1.892(14Kbit、/
S 17)公称ビットレードをイテする所g4の初会デ
ジタル信号が発生する。
kQ イ、’、’ −:4゜dlO、d20 、 dB
0は互に回ハJl l、、マルチプレクサ装置・賀7内
のORゲート8を経て並列−i!?:列コンバータ9に
供給され、ここで安定発4b壷恭]0により発生さねる
189264F(Hzの°システムクロックの制御の下
で多54(化が行7.cわれる。並列−直列コンバータ
9の出力端子K &L 1.892(14Kbit、/
S 17)公称ビットレードをイテする所g4の初会デ
ジタル信号が発生する。
このFV合デジタル信号は送信1幾佃K(3MI−アダ
プタ]lを具えるデジタルパスl’16161:給され
、この′rダブタ]、 1. において複合デジタル信
号はCC工IJ′T勧告G、?08,19に従って(3
1/i Iコードフォーマット(0nded Mark
1nver8ion ) VCf+1されろ(このフ
ォーマットレ’L 1392f’+4 Kbit/Sの
ビットレートに対して勧告されている)。第5図に示す
タイムシーケンス図は論理値1ビツトと論理(1nOビ
ツトを有する2進信号(145a Igl )のCMI
コード信号(第5b図)への変換の一例を示す。
プタ]lを具えるデジタルパスl’16161:給され
、この′rダブタ]、 1. において複合デジタル信
号はCC工IJ′T勧告G、?08,19に従って(3
1/i Iコードフォーマット(0nded Mark
1nver8ion ) VCf+1されろ(このフ
ォーマットレ’L 1392f’+4 Kbit/Sの
ビットレートに対して勧告されている)。第5図に示す
タイムシーケンス図は論理値1ビツトと論理(1nOビ
ツトを有する2進信号(145a Igl )のCMI
コード信号(第5b図)への変換の一例を示す。
CMIコードは2レベルコードであって、11裔川1イ
直0■ インターバルの−の間交互に存在するよう符号化サレ、
論理値1ビツトはビットタイムインターバルの全期間中
レベルAI又はA2の回れか一方σ)レベルに符号化さ
れ、連続する1ビツトに対してはそのレベルが交互にな
るよう符は化される。デジタルパス8は受信機(111
KOMI−アダプター2を具え、このアダプタにおいて
等化並びK 1892f14KH2のシステムクロック
による再生後に受信CHIコード信号の辿常の2進コー
ドへの変換が行なわれる。従って、1892(14Kb
it、/Sの公称ビットレートを有する原複合デ少タル
信号と1892.04KH2の原システムクロックが0
Ml−アダプター2の出力端子に得られろ。
直0■ インターバルの−の間交互に存在するよう符号化サレ、
論理値1ビツトはビットタイムインターバルの全期間中
レベルAI又はA2の回れか一方σ)レベルに符号化さ
れ、連続する1ビツトに対してはそのレベルが交互にな
るよう符は化される。デジタルパス8は受信機(111
KOMI−アダプター2を具え、このアダプタにおいて
等化並びK 1892f14KH2のシステムクロック
による再生後に受信CHIコード信号の辿常の2進コー
ドへの変換が行なわれる。従って、1892(14Kb
it、/Sの公称ビットレートを有する原複合デ少タル
信号と1892.04KH2の原システムクロックが0
Ml−アダプター2の出力端子に得られろ。
受イケ機2において、0Ml−アダプター2の出力の複
合デジタル信号はデジタルデマル1−プレクサ装置13
に供給される。このa合デジタル信号はデマルチプ/ク
ザ装fI′¥13をこの複合4.4号のフレームと同期
させるために同期検出器14に供給されると共に直列−
並列コンバーター 5 K (11:給され、コンバー
タ15において腹合デジタル信号のビット単位の多重分
離が行なわれる。直列−並列コンバータ15の8個の出
力端子には46421.81(h i t、 / Sの
ビットレートをイTする8個の2進信号dlO、d20
、 dB0が得られ、これら各信号はフ゛ロックコン
バータlf’tVr供給され、ここで4478(l K
bit/Sの原公イブ11ビットレートな有するp、
:I、I、信号に架゛換される。このようKW換された
各2進信号di 、 c12 、 dBはB8ZS−エ
ンコー〃゛17に供給され、ここでB8ZSコード信号
に749換される。これがため、B3ZS−エンコーダ
17σ)出力☆ilJ子にはOOI″rTKよシ助告さ
れているB8ZSコードフォーマットの原信号Di 、
D2 、 I)3が得られる。
合デジタル信号はデジタルデマル1−プレクサ装置13
に供給される。このa合デジタル信号はデマルチプ/ク
ザ装fI′¥13をこの複合4.4号のフレームと同期
させるために同期検出器14に供給されると共に直列−
並列コンバーター 5 K (11:給され、コンバー
タ15において腹合デジタル信号のビット単位の多重分
離が行なわれる。直列−並列コンバータ15の8個の出
力端子には46421.81(h i t、 / Sの
ビットレートをイTする8個の2進信号dlO、d20
、 dB0が得られ、これら各信号はフ゛ロックコン
バータlf’tVr供給され、ここで4478(l K
bit/Sの原公イブ11ビットレートな有するp、
:I、I、信号に架゛換される。このようKW換された
各2進信号di 、 c12 、 dBはB8ZS−エ
ンコー〃゛17に供給され、ここでB8ZSコード信号
に749換される。これがため、B3ZS−エンコーダ
17σ)出力☆ilJ子にはOOI″rTKよシ助告さ
れているB8ZSコードフォーマットの原信号Di 、
D2 、 I)3が得られる。
本例多電化システムにおい℃は、8個σ)低次群信号d
i 、 d2 、 dBのビットストリームを榎合信壮
のビットストリーム内にビット単位で周期的にインター
リーブする。このことは高次111′ビツトストリーム
では信号dlの1ビツトの後w 4N号d2の1ビツト
が続き、その後に信号d8σ)1ビツトが続き、以下同
様であることを7は味すイ)。一般に、高次群ビットス
トリームはいくつ力・tr> ill 1.I]σ)た
めに低次群信号di 、 d2 、 dBのビットレー
トv)8 (?)より高いビットレートをイXする必要
プクーある。その第1の理由は、各別の同JLIJ信号
を高次群ピットストリームに付加して低次群ビットスト
1ノームへの正しい多重分離ができるよ’) K L
1!Lければならないと共に、襟数個のサービスビット
を令1加して高次群ピットストリームと関連する装γj
σ)機能の旧誤な伝送すると共に所定の補助機能を与え
る必1があるためである。第2の理由は、各別のソース
から受信し得る低次群ビットストリームと篩次を洋ピッ
トストリームに対するシステムクロックツ周波数差に対
処しなければならないたI)である。ビットレートの差
を補償する1こめにはノシルススタッフイングを使用す
る。1礎11も、高7欠!11゛ビツトヌト1)−ムに
ビットタイムスロットを規m iE L、 L1インタ
ーバルで配列し、これらタイムスロットでイ氏次群信号
と接合(N号の相対ビットレートに応じてUk次群信号
のビット又は無1ft報ビツトを伝送する。スタソフビ
ットタ、イムスロットの状態はlスタッフピットタイム
スロット当り複数個、特に奇数個(例えば8個又は5個
)の関連するスタッフサービスビットでljつし℃スタ
ッフ状態についての多数決を可仲K t、て障害状態決
定、1fの接合な減少させる(これは受信側での障害状
態決定は低次1118ビツトストリームに対するフレー
ム同1川を損1ぐうためである)。加えて、ス用ッフィ
ングクル川!Gよ・ψ信仰1匠おける低次nビットスト
リームのジッターに影響を与える。” BGII 5y
St、em Technical Journnl”V
ol。
i 、 d2 、 dBのビットストリームを榎合信壮
のビットストリーム内にビット単位で周期的にインター
リーブする。このことは高次111′ビツトストリーム
では信号dlの1ビツトの後w 4N号d2の1ビツト
が続き、その後に信号d8σ)1ビツトが続き、以下同
様であることを7は味すイ)。一般に、高次群ビットス
トリームはいくつ力・tr> ill 1.I]σ)た
めに低次群信号di 、 d2 、 dBのビットレー
トv)8 (?)より高いビットレートをイXする必要
プクーある。その第1の理由は、各別の同JLIJ信号
を高次群ピットストリームに付加して低次群ビットスト
1ノームへの正しい多重分離ができるよ’) K L
1!Lければならないと共に、襟数個のサービスビット
を令1加して高次群ピットストリームと関連する装γj
σ)機能の旧誤な伝送すると共に所定の補助機能を与え
る必1があるためである。第2の理由は、各別のソース
から受信し得る低次群ビットストリームと篩次を洋ピッ
トストリームに対するシステムクロックツ周波数差に対
処しなければならないたI)である。ビットレートの差
を補償する1こめにはノシルススタッフイングを使用す
る。1礎11も、高7欠!11゛ビツトヌト1)−ムに
ビットタイムスロットを規m iE L、 L1インタ
ーバルで配列し、これらタイムスロットでイ氏次群信号
と接合(N号の相対ビットレートに応じてUk次群信号
のビット又は無1ft報ビツトを伝送する。スタソフビ
ットタ、イムスロットの状態はlスタッフピットタイム
スロット当り複数個、特に奇数個(例えば8個又は5個
)の関連するスタッフサービスビットでljつし℃スタ
ッフ状態についての多数決を可仲K t、て障害状態決
定、1fの接合な減少させる(これは受信側での障害状
態決定は低次1118ビツトストリームに対するフレー
ム同1川を損1ぐうためである)。加えて、ス用ッフィ
ングクル川!Gよ・ψ信仰1匠おける低次nビットスト
リームのジッターに影響を与える。” BGII 5y
St、em Technical Journnl”V
ol。
51、 、 A、l + Jnnuary 1972
、 PP、 1(55−207Ki9.明さ」tでいる
ように、公称パルススタッフ1ヒはスタッフィング処狸
のこのジッターへの寄与に対する自昇的なパラメータで
ある。公称スタッフ比ρは公称スタッフレート(低次1
7F信号と高次群信号のビットレートがそれらの公称イ
偵で、多)るときに無情報σ)スタッフビットが挿入さ
れる割合)と最大スタッフレート(無′1i¥Yljσ
)スタッフビットを挿入し14#る最大割合)との比と
して定義さJ+、−Cおり、公称スタッフ比ρは()か
ら1の間の値をイlする。スタッフィング処理がシソク
ーに与える影響については、上記刊行物の第13図〜第
16図かられかるように、ρの関数としてのジッター′
社力はρ=0.5に対し対称で、0.4.0〜O,+a
(又は0.54〜0.00 )の範囲のρに対して殻
低値になる。
、 PP、 1(55−207Ki9.明さ」tでいる
ように、公称パルススタッフ1ヒはスタッフィング処狸
のこのジッターへの寄与に対する自昇的なパラメータで
ある。公称スタッフ比ρは公称スタッフレート(低次1
7F信号と高次群信号のビットレートがそれらの公称イ
偵で、多)るときに無情報σ)スタッフビットが挿入さ
れる割合)と最大スタッフレート(無′1i¥Yljσ
)スタッフビットを挿入し14#る最大割合)との比と
して定義さJ+、−Cおり、公称スタッフ比ρは()か
ら1の間の値をイlする。スタッフィング処理がシソク
ーに与える影響については、上記刊行物の第13図〜第
16図かられかるように、ρの関数としてのジッター′
社力はρ=0.5に対し対称で、0.4.0〜O,+a
(又は0.54〜0.00 )の範囲のρに対して殻
低値になる。
高次群多4(化システム゛が0GITT勧告でまだ規定
されていなければ、4’JJ合信号に対し好適なフレー
ム構成と右利なρ値を選l戻し、(iI[る後に公称高
次群ビットレートを、]フレームインターバル当シの1
低次群信号により(11;給されるビット数と1フレー
ムインターバル当りの枠金信号により伝送されるピット
数との比は公称低次!11ビットレートと公称晶次群ピ
ットレートとの比に等しくしなければならないという考
察に基づいて導出することができる(実際にはスピーチ
信号のPOM符号化に対して8000サンプルのザンブ
リングレートが使用されろことから高次群ビットレート
は當に8Kbit/Sの整数倍に選択される)。
されていなければ、4’JJ合信号に対し好適なフレー
ム構成と右利なρ値を選l戻し、(iI[る後に公称高
次群ビットレートを、]フレームインターバル当シの1
低次群信号により(11;給されるビット数と1フレー
ムインターバル当りの枠金信号により伝送されるピット
数との比は公称低次!11ビットレートと公称晶次群ピ
ットレートとの比に等しくしなければならないという考
察に基づいて導出することができる(実際にはスピーチ
信号のPOM符号化に対して8000サンプルのザンブ
リングレートが使用されろことから高次群ビットレート
は當に8Kbit/Sの整数倍に選択される)。
しかし、本発明条虫化システムにおいては、高次群ビッ
トレートを189204 Kbit/Sの勧告公称値に
予め定める。本発明ではρのイイ利な(if<を選択し
、次いで高次71ヤビツトストリームにイ;1加すべき
1フレーム当りのビット数の決定後に上述の考察を用い
て1フレームインターバル当りの1低次群信号により(
ll: 姶される′清報ビット数Nを決′AiZする。
トレートを189204 Kbit/Sの勧告公称値に
予め定める。本発明ではρのイイ利な(if<を選択し
、次いで高次71ヤビツトストリームにイ;1加すべき
1フレーム当りのビット数の決定後に上述の考察を用い
て1フレームインターバル当りの1低次群信号により(
ll: 姶される′清報ビット数Nを決′AiZする。
フレートアライメント(同期)及びパルススタッフィン
グ処理に一ついては本例システムは4次ノ1「多iR化
システムの0CITT勧告G、151−.61.5に精
密に合致すて)。特K、各フレームには12個のフレー
ムアライメント(同期)ビットが存在すると共に各低次
群信−’l’J K対し−(]個のスタッフビットと5
個の関連するスタッフサービスビットが存在する。■フ
レーム当り6個のザービスビツトカ最適である場合には
17レーム当りの総ビット数は3N+8f目で1.cす
、Jつの低次l洋イパ号は1フレームインターバル肖り
(N + 1−ρ)の情報担持ビットをfl(給すイ)
。このJ−j+合N及びρに対して次の関係か成立才ろ
。
グ処理に一ついては本例システムは4次ノ1「多iR化
システムの0CITT勧告G、151−.61.5に精
密に合致すて)。特K、各フレームには12個のフレー
ムアライメント(同期)ビットが存在すると共に各低次
群信−’l’J K対し−(]個のスタッフビットと5
個の関連するスタッフサービスビットが存在する。■フ
レーム当り6個のザービスビツトカ最適である場合には
17レーム当りの総ビット数は3N+8f目で1.cす
、Jつの低次l洋イパ号は1フレームインターバル肖り
(N + 1−ρ)の情報担持ビットをfl(給すイ)
。このJ−j+合N及びρに対して次の関係か成立才ろ
。
N+] −ρ 4478 (13N+8F+
189264 ρ:0.57の初期選択値の場合、(1)式からN=ρ
306.69となる。8N+80ビツトから成るフレー
ムは等しい数のビットを有する(1個のllllli次
σ)セットに配列すると共に各セットのビット数を3個
の低次群信号のビット単位の周期的インターリ−ビンク
ツため[8の整数倍にする8留があるため、Nは最終的
にはN−806に定めろ。この坊゛1合各フレームは9
50ビツトを言み、各]59ビットの6個のセットに分
けられる。(1)式が1−1、ρの最終的な値としてρ
=0.545を導くことができる。
189264 ρ:0.57の初期選択値の場合、(1)式からN=ρ
306.69となる。8N+80ビツトから成るフレー
ムは等しい数のビットを有する(1個のllllli次
σ)セットに配列すると共に各セットのビット数を3個
の低次群信号のビット単位の周期的インターリ−ビンク
ツため[8の整数倍にする8留があるため、Nは最終的
にはN−806に定めろ。この坊゛1合各フレームは9
50ビツトを言み、各]59ビットの6個のセットに分
けられる。(1)式が1−1、ρの最終的な値としてρ
=0.545を導くことができる。
この%定の場合に対するフレームの最N 的ii’t
成を第6図aのタイムジ−ケンスレ1に示し、このフレ
ーム構成においては6個のセラl−1−Vl内のビット
位置は次のように割当てられる。
成を第6図aのタイムジ−ケンスレ1に示し、このフレ
ーム構成においては6個のセラl−1−Vl内のビット
位置は次のように割当てられる。
o セット■の最初の12ピツト位1f’i、には12
ピツトのフレームアライメント47 % Fが−j71
1当てられる;この信号FはFl 、 F2、−=−F
12 = 111.110100 000の形を有し、
勧告C,75]、(表21 G。
ピツトのフレームアライメント47 % Fが−j71
1当てられる;この信号FはFl 、 F2、−=−F
12 = 111.110100 000の形を有し、
勧告C,75]、(表21 G。
751)r従ったフレームアライメント信号に対応する
0 セット■の最初の8ビット位1トイには低次771
−信号d。に対す7−1第1スタツフザービスビノトC
1nが即1当てられる(ここでn ” l + 2’
+ ” ):0 セラ)Tllの最初の3ビツト位僅に
は低次群信号dr1VC対する第2スタツフザービスビ
ツトC2nが割当て「)れる(ここでn−1+ 2.8
) ;0 セラ) IVの最初の8ビツト位1iFi″
fは低次群イF+% 6,11F対する第8スタツフザ
ービスビツトC8nが割当てられる( n−1+ 2
+ 11 ) :0 セットvの最初の8ビツト位1t
’i’ Kはイ庁次群信号dnに対する第4スタツフザ
ービスビツトC4nが割当てられる。
−信号d。に対す7−1第1スタツフザービスビノトC
1nが即1当てられる(ここでn ” l + 2’
+ ” ):0 セラ)Tllの最初の3ビツト位僅に
は低次群信号dr1VC対する第2スタツフザービスビ
ツトC2nが割当て「)れる(ここでn−1+ 2.8
) ;0 セラ) IVの最初の8ビツト位1iFi″
fは低次群イF+% 6,11F対する第8スタツフザ
ービスビツトC8nが割当てられる( n−1+ 2
+ 11 ) :0 セットvの最初の8ビツト位1t
’i’ Kはイ庁次群信号dnに対する第4スタツフザ
ービスビツトC4nが割当てられる。
0 セラ)Vlの最初の8ビツト位1^πは(Lt次群
信号d f対する第5スタツフサービスビツトC5nγ
] が割当てられる。
信号d f対する第5スタツフサービスビツトC5nγ
] が割当てられる。
0 セットVlのビット位h′Φ、5,6には低次群信
号dn K iJするスタッフピッ1−Jnが割当てら
れる( n ” l + 2+ 8 ) gOセットI
Vのビット位W”+5+(+及び7,8゜9にはサービ
スビットS1n及び52n7′]′−それぞれ割当てら
れる(n=1.2.8); 06個の七ツ1−I−Vlの残りのピット位置には低次
群信号dnの情報ビットが周期的に分配される;第6図
aに示すような高次群信号のフレームから、送信機1の
ブロックコンバータ6圧おいて447356 Kbit
、/Sの公称ビットレートを有する2進イさ号dl 、
d2 、 d8を4f1421.81ぐbit、/S
(189264Khu;/sの公称高次群ビットレート
の正確に−)の公称ビットレートを有する2通信号dl
O、d20 、 d80に変換するためf使1[1する
低減フレームを俄次群信号dl、+口、rx8の各すに
対して尋き出すことができろ。b\fl 1y、l h
のタイムシーケンス図は第6図aのフレームから導キ出
された低減フレームの一例をビット位if’、? 1
+ 3 pcここでP=0 、1 、2 、・・・13
10 、817 )のビットのみを示して図示しである
(各ビットタイムスロットの時間幅は8倍に増大され、
従って46421.3 Kbit、/sのビットレート
に対応する)。
号dn K iJするスタッフピッ1−Jnが割当てら
れる( n ” l + 2+ 8 ) gOセットI
Vのビット位W”+5+(+及び7,8゜9にはサービ
スビットS1n及び52n7′]′−それぞれ割当てら
れる(n=1.2.8); 06個の七ツ1−I−Vlの残りのピット位置には低次
群信号dnの情報ビットが周期的に分配される;第6図
aに示すような高次群信号のフレームから、送信機1の
ブロックコンバータ6圧おいて447356 Kbit
、/Sの公称ビットレートを有する2進イさ号dl 、
d2 、 d8を4f1421.81ぐbit、/S
(189264Khu;/sの公称高次群ビットレート
の正確に−)の公称ビットレートを有する2通信号dl
O、d20 、 d80に変換するためf使1[1する
低減フレームを俄次群信号dl、+口、rx8の各すに
対して尋き出すことができろ。b\fl 1y、l h
のタイムシーケンス図は第6図aのフレームから導キ出
された低減フレームの一例をビット位if’、? 1
+ 3 pcここでP=0 、1 、2 、・・・13
10 、817 )のビットのみを示して図示しである
(各ビットタイムスロットの時間幅は8倍に増大され、
従って46421.3 Kbit、/sのビットレート
に対応する)。
第6図すは第1図の信号dlOを・受イdするORゲー
ト8を経て並列−直列コンバータ9に(IL給されろ信
号の構成を示す。第6図すのこの低11友フレーノ・に
おいては、セット■のビット位置1,2.l’l。
ト8を経て並列−直列コンバータ9に(IL給されろ信
号の構成を示す。第6図すのこの低11友フレーノ・に
おいては、セット■のビット位置1,2.l’l。
4及びセラ) TVのビット位1+12 、8はそれぞ
れフレームアライメントビットFl 、 F牛、 F7
、 FIOc値1,1,1.0)及びサービスビット
Sil。
れフレームアライメントビットFl 、 F牛、 F7
、 FIOc値1,1,1.0)及びサービスビット
Sil。
S ]、 Z K ’+’411当てられ、これらビッ
トはマルチプレクサ7fおいて1!41連−A−石OR
ゲート8に2、リイ(j加されると共に、仙の全てのピ
ッI・位gfは信号dlOσ)ビットに割当てられる。
トはマルチプレクサ7fおいて1!41連−A−石OR
ゲート8に2、リイ(j加されると共に、仙の全てのピ
ッI・位gfは信号dlOσ)ビットに割当てられる。
上r¥12他のピット位置のうちのセットn〜■の第1
ビット位置はスタッフサービスビットに割当てられ、セ
ット■Iの)A 2ビツトはスタッフビットに1411
当てられると共に、残りのビット位jf’iは(iT号
d1の情・Cυビットで占められる。
ビット位置はスタッフサービスビットに割当てられ、セ
ット■Iの)A 2ビツトはスタッフビットに1411
当てられると共に、残りのビット位jf’iは(iT号
d1の情・Cυビットで占められる。
低次群信号diを第(5図に)に従った低減フレームを
有する信号dlOKF挨する方法tX−第7図を参照し
て謂、明する。第7図は第1し1σ)8個の同一のブロ
ックコンバータ6の一つo)−例ヲ示−r。第4図に示
すジッター低減装置1・l“5からの44736KH2
の読、取りロックを14.1いて2:IIfim−na
lをエラスティックメモリ+I ]、 K *’i込む
。この上ラスティックメモリ61は46421 、8
KH2の読取りロックの制御の下で読出し、所定のクロ
ックパルスカ押圧されてそのときはメモリ61が01也
出されないようにする。クロックパルスの抑圧は第0図
りの低減フレームの所定のビットタイムスロット、特に
セットIのビット位WE、 l + 2 + 11 +
4 + セットIVノヒット位置2 、8及びセット
It −vlのピット位置Iにおいて行なわれるように
する。第6図Cv。
有する信号dlOKF挨する方法tX−第7図を参照し
て謂、明する。第7図は第1し1σ)8個の同一のブロ
ックコンバータ6の一つo)−例ヲ示−r。第4図に示
すジッター低減装置1・l“5からの44736KH2
の読、取りロックを14.1いて2:IIfim−na
lをエラスティックメモリ+I ]、 K *’i込む
。この上ラスティックメモリ61は46421 、8
KH2の読取りロックの制御の下で読出し、所定のクロ
ックパルスカ押圧されてそのときはメモリ61が01也
出されないようにする。クロックパルスの抑圧は第0図
りの低減フレームの所定のビットタイムスロット、特に
セットIのビット位WE、 l + 2 + 11 +
4 + セットIVノヒット位置2 、8及びセット
It −vlのピット位置Iにおいて行なわれるように
する。第6図Cv。
このクロックパルスの抑圧を低レベルでRi29 的に
示してあυ、高レベルはメモリ61が1Fh:出される
ことを示す。このように゛°穴°°をh−才る読取りロ
ックは?A1図のマルチプレクサ7においてクロック分
配器18により発生される。このり【ゴツク分配器18
は発振器10の1892(14KH2σ]システムクロ
ックから既知のように分周及び論理選択処理によってこ
び)読取りロックと、更f所要の全てのクロック信号を
発生する。!侍に、クロック分配LJ18は、ORゲー
ト18を経てフレームアライメントビットF1. 、
F4 、 F7 、 Fl(l及びザーぎスピットSl
l 、 S12を第0図すの低減フレーム内のセット■
の、これらビットに割当てられているビット位ff?t
l、2,8.4及びセット■のビット位1’f’i2.
FIK挿入する回路19を制御するクロックも発生する
。
示してあυ、高レベルはメモリ61が1Fh:出される
ことを示す。このように゛°穴°°をh−才る読取りロ
ックは?A1図のマルチプレクサ7においてクロック分
配器18により発生される。このり【ゴツク分配器18
は発振器10の1892(14KH2σ]システムクロ
ックから既知のように分周及び論理選択処理によってこ
び)読取りロックと、更f所要の全てのクロック信号を
発生する。!侍に、クロック分配LJ18は、ORゲー
ト18を経てフレームアライメントビットF1. 、
F4 、 F7 、 Fl(l及びザーぎスピットSl
l 、 S12を第0図すの低減フレーム内のセット■
の、これらビットに割当てられているビット位ff?t
l、2,8.4及びセット■のビット位1’f’i2.
FIK挿入する回路19を制御するクロックも発生する
。
このようvc、禎q図の回路圧おいてはエラスティック
メモリ61力t¥な1取られる速度はT’5込まれる速
度より速い。その結果メモリ01が空になるのを防止す
るために、メモリ61の情報含右状絆をゲージング回路
6zで噌視する。メモリ61の情報含有状918が不J
M状卓(゛、に7するど、このゲージング回路02は禁
+、t−ゲート68に制御4M号を発生して、第1図の
クロック分配器18から受信される゛穴”を右する読取
りaツク内の、低減フレームのセット■のピット位置z
Kある次のクロックパルスを抑圧し、このときメモリi
31が読出されず、′清報内容のないスタッフピッl−
J□が読取信号の正しいビット位1に1.(第6図Cに
×印で示す)に(=l加されるようにする。このとき、
このスタッフピットJ工の無情報状部を指示するために
ゲージング回路(12は5個の論ill (1ri ]
ビピッも発生し、これらビットをORゲート64を介し
てメモ+161からの読取信号内に、低減フレームのセ
ットI −Vlのスタッフサービスビット011〜01
5に割当てられている第1ビツト位jj’5.’ K付
加する。ゲージング回路62がメモ+161の所定の情
報含有不足状態を検出しない限り、メモリ(31は低減
フレームのセットVtのビットタイムスロット2 K
tt;いて誼、取られ、信号diの情報ビットをよむこ
のビットタイムスロットの状態はスタッフサービスビッ
ト011−C15の位置に5個の論理値0ビツトを挿入
して表わされる。
メモリ61力t¥な1取られる速度はT’5込まれる速
度より速い。その結果メモリ01が空になるのを防止す
るために、メモリ61の情報含右状絆をゲージング回路
6zで噌視する。メモリ61の情報含有状918が不J
M状卓(゛、に7するど、このゲージング回路02は禁
+、t−ゲート68に制御4M号を発生して、第1図の
クロック分配器18から受信される゛穴”を右する読取
りaツク内の、低減フレームのセット■のピット位置z
Kある次のクロックパルスを抑圧し、このときメモリi
31が読出されず、′清報内容のないスタッフピッl−
J□が読取信号の正しいビット位1に1.(第6図Cに
×印で示す)に(=l加されるようにする。このとき、
このスタッフピットJ工の無情報状部を指示するために
ゲージング回路(12は5個の論ill (1ri ]
ビピッも発生し、これらビットをORゲート64を介し
てメモ+161からの読取信号内に、低減フレームのセ
ットI −Vlのスタッフサービスビット011〜01
5に割当てられている第1ビツト位jj’5.’ K付
加する。ゲージング回路62がメモ+161の所定の情
報含有不足状態を検出しない限り、メモリ(31は低減
フレームのセットVtのビットタイムスロット2 K
tt;いて誼、取られ、信号diの情報ビットをよむこ
のビットタイムスロットの状態はスタッフサービスビッ
ト011−C15の位置に5個の論理値0ビツトを挿入
して表わされる。
仙の低次群イぎ号dZ、d)lσ)1言−5;(12(
1、d RQ ヘの変換も第6図すと回−の構成σ)1
)((h1’9フレートを用いて同様に行なわれ、この
際回路19はフレームアライメン[・ビットF2 、
F5. FB 、 F’l−1及びFB 、 F(S
、 F9 、 FizとサービスビットS21 。
1、d RQ ヘの変換も第6図すと回−の構成σ)1
)((h1’9フレートを用いて同様に行なわれ、この
際回路19はフレームアライメン[・ビットF2 、
F5. FB 、 F’l−1及びFB 、 F(S
、 F9 、 FizとサービスビットS21 。
S22及び381 、 S82’&イa号d20.d、
30のピットストリーム内圧、これらビットに割当てら
れている低減フレームのセラ)Iのビット位置1.第8
.4及びセットIVのビット位1r72 、8に挿入す
る。
30のピットストリーム内圧、これらビットに割当てら
れている低減フレームのセラ)Iのビット位置1.第8
.4及びセットIVのビット位1r72 、8に挿入す
る。
受信$92において直列−並列コンバータ15の8個の
出力端子からこれら信号dlO、d、20 。
出力端子からこれら信号dlO、d、20 。
(5,80を再生するためW、コンバータ〕5を4(1
421、RKH2のクロックで制御する。これらクロッ
クパルスは低減フレームのフレームアライメントビット
及びサービスビットIUのビットタイムスロットに粘も
・て抑圧する。第61”aaはこの変換J■;の”穴”
をイテするクロックを第6図Cの”穴゛を右゛する読取
りロックと同様ニ衣わしたものである。両クロックとも
第1図のデマルチプレクサ18においてクロック分配器
ZOKより発生される。このクロック分配器は同期検出
、J14Vrよって受4B ’t+M合信号のフレーム
と同期され、139204KIIzの受信シスデムクロ
ックから既知のように分周及び論j14i J択処理に
より両クロックを発生ずる。
421、RKH2のクロックで制御する。これらクロッ
クパルスは低減フレームのフレームアライメントビット
及びサービスビットIUのビットタイムスロットに粘も
・て抑圧する。第61”aaはこの変換J■;の”穴”
をイテするクロックを第6図Cの”穴゛を右゛する読取
りロックと同様ニ衣わしたものである。両クロックとも
第1図のデマルチプレクサ18においてクロック分配器
ZOKより発生される。このクロック分配器は同期検出
、J14Vrよって受4B ’t+M合信号のフレーム
と同期され、139204KIIzの受信シスデムクロ
ックから既知のように分周及び論j14i J択処理に
より両クロックを発生ずる。
信号dloを第6図cVC示ず゛穴”をイイする読取り
ロックによって(LY次肝信号Vrt換する方法を第8
図を参照して説明する。第8図は第1図の8個の同一の
ブロックコンバータ16の一つ(7) −例ヲ示す。第
1図のクロック分配器20により発生された”穴”を有
する読取りロックを用いて2通信号dlOとエラスティ
ックメモリ16 ]−K書込む。
ロックによって(LY次肝信号Vrt換する方法を第8
図を参照して説明する。第8図は第1図の8個の同一の
ブロックコンバータ16の一つ(7) −例ヲ示す。第
1図のクロック分配器20により発生された”穴”を有
する読取りロックを用いて2通信号dlOとエラスティ
ックメモリ16 ]−K書込む。
しかし、スタッフサービスビット011〜015はこれ
らビットに対する読取りロックのクロックパルスが存在
しないため(第6図C参照)これらビットに割当てられ
ているビットタイムスロット内に書込まれない。スタッ
フピッ)J□の状1ホがスタッフデコーダ162により
検出される。即ち、デコーダにおいてスタッフサービス
ビットGll〜015の論理値の多数決が行なわれ、少
くとも8個の論理値1ビツトが発生するとき(スタッフ
ピッl−J、が熱情報であることを、は味する)、禁I
J−。
らビットに対する読取りロックのクロックパルスが存在
しないため(第6図C参照)これらビットに割当てられ
ているビットタイムスロット内に書込まれない。スタッ
フピッ)J□の状1ホがスタッフデコーダ162により
検出される。即ち、デコーダにおいてスタッフサービス
ビットGll〜015の論理値の多数決が行なわれ、少
くとも8個の論理値1ビツトが発生するとき(スタッフ
ピッl−J、が熱情報であることを、は味する)、禁I
J−。
ゲート11’18に制御、信号を発生して読取りロック
に追加の”穴°゛が(11加される。即ち、スタッフピ
ッl−J□が信号dlの1a報ビツトを含まず、従って
メモリ161に書込んではならない場合には低減フレー
ムのセット■のピット位置2 VrJ>る次のクロック
パルスが抑圧される。このときエラスティックメモIJ
161への4込みは行1.cわ第1ないが、読取りは
行なわれる。メモl l 61 K対する読取りロック
は位相ロックループ内に挿入された4478flKH2
の休出周波数を有する11を圧制御発撮器1− (14
Kより発作される。この位相ロックループは位相比較器
165ケ具え、この比較器には“穴°゛をイj゛する=
b64,2]、 、3 KITZのクロックと447s
oKH2の1(911段り[]ツクカを供給され、その
出カイ8−号がローパスフィルタ1(16で平削された
後に発4最器16小の側副入力端子−に供給され2)。
に追加の”穴°゛が(11加される。即ち、スタッフピ
ッl−J□が信号dlの1a報ビツトを含まず、従って
メモリ161に書込んではならない場合には低減フレー
ムのセット■のピット位置2 VrJ>る次のクロック
パルスが抑圧される。このときエラスティックメモIJ
161への4込みは行1.cわ第1ないが、読取りは
行なわれる。メモl l 61 K対する読取りロック
は位相ロックループ内に挿入された4478flKH2
の休出周波数を有する11を圧制御発撮器1− (14
Kより発作される。この位相ロックループは位相比較器
165ケ具え、この比較器には“穴°゛をイj゛する=
b64,2]、 、3 KITZのクロックと447s
oKH2の1(911段り[]ツクカを供給され、その
出カイ8−号がローパスフィルタ1(16で平削された
後に発4最器16小の側副入力端子−に供給され2)。
(これがため、第8図のブロックコンバータlOの出力
端子にはメモIJ l +11から、洗出された4’1
786Kbit、/Sの原公称ピットレー1・を有寸2
)信号d1ど牛473 (l KH2の瓜1公称周波数
をイ1する関連するクロック信スtプ)ζイ41られる
。十分大ぺな容量のエラスティックメモリ1(11及び
十分に低いカットオフ周波数を右するローパスフィルタ
な用(・ることfより、再生され/こ低次群1′1壮d
lのジッターを簡単に許容制限レベル以下Cぐ維持する
ことができイ)。この点に関し、fJt誠フレームのセ
ラ) IV 内のサービスビット用の上述のビット位1
【tの選択はこの麹ツタ−のスペクトル分布に良い影9
(1を与える点に注意されたい。
端子にはメモIJ l +11から、洗出された4’1
786Kbit、/Sの原公称ピットレー1・を有寸2
)信号d1ど牛473 (l KH2の瓜1公称周波数
をイ1する関連するクロック信スtプ)ζイ41られる
。十分大ぺな容量のエラスティックメモリ1(11及び
十分に低いカットオフ周波数を右するローパスフィルタ
な用(・ることfより、再生され/こ低次群1′1壮d
lのジッターを簡単に許容制限レベル以下Cぐ維持する
ことができイ)。この点に関し、fJt誠フレームのセ
ラ) IV 内のサービスビット用の上述のビット位1
【tの選択はこの麹ツタ−のスペクトル分布に良い影9
(1を与える点に注意されたい。
上述の実施例においては、複合イハじのフレームは各1
59ピツトの6個のセット1〜〜′Iに配列さhり95
4ピツトを有する。1フレーノ・当り6個のサービスビ
ットはセット1vのピッi・位置4〜9に存在し、この
セットrvのビット位14Φは送信機内の装置πおいて
特定のエラー状態が伸出されたときに受信機内の装置に
アラームリターンメツセージを伝送するために使用する
ことができる。ビ・・ット位俗5〜9各サービスビット
は146 Kbit/Sの伝送容量を有する各別の伝送
チャンネルに相当するので、本例では几ゆる神大〔1の
補助(ヂ◆能に対し 全体テア 80 K btt/S
の伝送容量を利714することができる。
59ピツトの6個のセット1〜〜′Iに配列さhり95
4ピツトを有する。1フレーノ・当り6個のサービスビ
ットはセット1vのピッi・位置4〜9に存在し、この
セットrvのビット位14Φは送信機内の装置πおいて
特定のエラー状態が伸出されたときに受信機内の装置に
アラームリターンメツセージを伝送するために使用する
ことができる。ビ・・ット位俗5〜9各サービスビット
は146 Kbit/Sの伝送容量を有する各別の伝送
チャンネルに相当するので、本例では几ゆる神大〔1の
補助(ヂ◆能に対し 全体テア 80 K btt/S
の伝送容量を利714することができる。
サービス接層に対する総伝送容11更がもっとjJ&
<て十分であるときは、+M合信号のフレーム内のザ給
する低次群信号の情報ビット数Nを新たに決定する必要
がある。この場合には、(11式から類推ししてNとρ
の間に次の関係が成立する。
<て十分であるときは、+M合信号のフレーム内のザ給
する低次群信号の情報ビット数Nを新たに決定する必要
がある。この場合には、(11式から類推ししてNとρ
の間に次の関係が成立する。
この場合、ρ−0、57の初期!■11〈値の場合、(
2)式からN = 21’l(1,1ΦK 7.Cる。
2)式からN = 21’l(1,1ΦK 7.Cる。
フレームの仙の部分の構成は変化させず、従っ−(8N
4−38は各々8の整数倍f等しい同数のビットを有す
る6個のセットに配列されるI旨め、Nの最終的な値は
N二277に決められるため、この場合のフレームは各
144・ビットの6個のセラI−K配列された864ビ
ツトをイIするものとなる。この場合、(2)式から。
4−38は各々8の整数倍f等しい同数のビットを有す
る6個のセットに配列されるI旨め、Nの最終的な値は
N二277に決められるため、この場合のフレームは各
144・ビットの6個のセラI−K配列された864ビ
ツトをイIするものとなる。この場合、(2)式から。
ρの最終的なイ117はρ−:(1,4・5(i[7’
よる。この場合、サービス機能に対しては488 Kb
it/Sの総伝送でγ1r1がイ↓Lられる。
よる。この場合、サービス機能に対しては488 Kb
it/Sの総伝送でγ1r1がイ↓Lられる。
第1図は本発明&rよる4次群デジタル多重化システム
の一例の全体グロック図、 /I<z図は2進1+’を号をBl’lZSコードフォ
ーマットに変換するタイムシーケンス図、 第8図は第1図に示すシステムの送4N幾のB8ZSア
ダプタのブロック図、 第4図は第1図に示すシステムの送信機のジッター低減
装置のブロック図、 第5図は2進化号をCλIIコードフォー7ツトの信号
に変換するタイムシーケンス図、 第6図a % dは第1図の多重化システムに使用され
る複合信号のフレーム構成と、このフレームから導き出
される低次群信号の低減フレー1、及び関連するクロッ
ク信号を示すタイムシーケンス図、第7図は第1図に示
すシステノ、のy、”; (、:IJipσ)ブロック
コンバータのブロック図、 第8図は第1図に示すシステムの受信機のブロックコン
バータのブロック図である。 ■・・・送信機 2・・・受信機Di 、
D2 、 D8−44786 Kbit/Sの公称ビッ
トレートを有するデジタル信号(B8ZSコード)4−
B8ZS −761−ブタdi、d2.d3・・−2
進化号5・・・ジッター低減装置〔1・・・ブロックコ
ンバータ610、d20.d80−4fS421.3
Kbit、/Sの公称ビットl/−トな右する2進イt
:号 7・・・マルチプ1/クザ 8・・・ORゲート0・
・・並列−的列コンバータ 10−・・安λド発振器(1892114KH2)行、
12・・・CHI−アダプタ 18・・・デマルナブレクザ 14・・・同期検出器1
5・・・直列−並列コンバータ 16・・・ブロックコンバータ 17・・・B13ZS−エンコーダ18・・・クロック
分配器19・・・フレームアライメントビット/サービ
スビット挿入回路 ′20・・・クロック分配器 4−1・・・等化増幅
器42・・・再生器 4B・・・クロック抽
出器+4−BRZSデコータ 51・・・エラスティックメモリ 52・・・′F1j圧制御発4辰器(+471’lfl
KH2)53・・・位相比較′a54I・・・ローパ
スフィルタO1・・・エラスティックメモリ 62・・・ゲージング回路 68・・・蛤止ゲート0
4・・・ORゲート 161・・・エラスティックメモリ 1f12・・・スタッフデコーダ 168・・・禁市ゲート 164−18圧制?at1発振器(44780KH7)
165・・・位相比較器 1fl(1・・・ローパ
スフィルタ■〜■・・・第1〜8A6セツト F(Fl〜F12)・・・フレームアライメントビット
0(O□□〜G□5;C2□〜C25: Ca□〜C8
,)・・・スタッフサービスビット J(J、、J2.J8)・・・スタッフビットS(S工
□、S12;S2□、S22;S8□、S8g)・・・
サービスピッ ト。
の一例の全体グロック図、 /I<z図は2進1+’を号をBl’lZSコードフォ
ーマットに変換するタイムシーケンス図、 第8図は第1図に示すシステムの送4N幾のB8ZSア
ダプタのブロック図、 第4図は第1図に示すシステムの送信機のジッター低減
装置のブロック図、 第5図は2進化号をCλIIコードフォー7ツトの信号
に変換するタイムシーケンス図、 第6図a % dは第1図の多重化システムに使用され
る複合信号のフレーム構成と、このフレームから導き出
される低次群信号の低減フレー1、及び関連するクロッ
ク信号を示すタイムシーケンス図、第7図は第1図に示
すシステノ、のy、”; (、:IJipσ)ブロック
コンバータのブロック図、 第8図は第1図に示すシステムの受信機のブロックコン
バータのブロック図である。 ■・・・送信機 2・・・受信機Di 、
D2 、 D8−44786 Kbit/Sの公称ビッ
トレートを有するデジタル信号(B8ZSコード)4−
B8ZS −761−ブタdi、d2.d3・・−2
進化号5・・・ジッター低減装置〔1・・・ブロックコ
ンバータ610、d20.d80−4fS421.3
Kbit、/Sの公称ビットl/−トな右する2進イt
:号 7・・・マルチプ1/クザ 8・・・ORゲート0・
・・並列−的列コンバータ 10−・・安λド発振器(1892114KH2)行、
12・・・CHI−アダプタ 18・・・デマルナブレクザ 14・・・同期検出器1
5・・・直列−並列コンバータ 16・・・ブロックコンバータ 17・・・B13ZS−エンコーダ18・・・クロック
分配器19・・・フレームアライメントビット/サービ
スビット挿入回路 ′20・・・クロック分配器 4−1・・・等化増幅
器42・・・再生器 4B・・・クロック抽
出器+4−BRZSデコータ 51・・・エラスティックメモリ 52・・・′F1j圧制御発4辰器(+471’lfl
KH2)53・・・位相比較′a54I・・・ローパ
スフィルタO1・・・エラスティックメモリ 62・・・ゲージング回路 68・・・蛤止ゲート0
4・・・ORゲート 161・・・エラスティックメモリ 1f12・・・スタッフデコーダ 168・・・禁市ゲート 164−18圧制?at1発振器(44780KH7)
165・・・位相比較器 1fl(1・・・ローパ
スフィルタ■〜■・・・第1〜8A6セツト F(Fl〜F12)・・・フレームアライメントビット
0(O□□〜G□5;C2□〜C25: Ca□〜C8
,)・・・スタッフサービスビット J(J、、J2.J8)・・・スタッフビットS(S工
□、S12;S2□、S22;S8□、S8g)・・・
サービスピッ ト。
Claims (1)
- 【特許請求の範囲】 ■、 デジタルマルチプレクサを含む送信機とデジタル
デマルチプレクサを含む受信機を具え、44・736
Kblt / Sの公称3次群ビットレートを有する複
数個のテ゛ジタル信号を前記マルチプレクサと前記デマ
ルチプレクサとの間の共通デジタルバスを経てTDM伝
送する4次群デジタル多重化シスデムにおい−こい前記
マルチプレクサは44736 Kbit / sの公称
3次群ビットレートを有する3個のデジタル信号を、1
39264 Kbit/sの公称41次群ビソトレート
ヲ有すると共に12ビツトのフレームアライメント信号
、複数個の一す−ビスピットに加えて]11j記3個の
デジタル信号の各々に対しN閏の情報ビット並びに1個
のスタッフビットと5個の関連するスタッフサービスビ
ットを含むフレームを有する複合信号内にビット単位で
周期的に挿入するように構成し、前記数Nは公称スタッ
フ比が0.40から0.46間の値又は0.54から0
.60の間の植になるよう選択すると共に、前記フレー
ム−各々哲しい数のビットタイムスロットを44する6
個のセットが連続的に配置列された構成で千、って、−
前記フレームアライメント信号の12ビットが第1セツ
トの12ビツト位置を占め、−前記8個のデジタル信号
の第1.第2及び第8信号のスタッフサービスビットが
それぞれ第2〜第6セツトの第1、第2及び第8ビット
位置を順に占め、 一前記、6+、; 1、第2及び第8デジタル信号のス
タッフビットがそれぞれ第6セツトの第4、第5及び第
6ビット位11′Cを占め、−前記複数個のサービスビ
ットが第4セツトの第8ピツトの次の複数個のビット位
置を占め。 一前記第1、第2及び第8デジタル信号の情報ビットが
6個のセットの残りのビット位置を周期的に占める!j
’j成Jニジ、[Lつ前記デジクルマルチプレクサは前
記複合信号を前記8個のデジタル信号に分離するよう構
成すること4・特徴とする4次群デジタル多重化システ
ム。 2 前記律合信4−;のフレームは6個のサービスビッ
トを含み、これらサービスビットは第4セツトの第4〜
第9ビツト位置を占めることを特徴とするL1ケff’
F Hi’J求の範囲第1.Tri記載の4次群デジタ
ル多電化/ステム3. 8、 前記複合信号のフレームは各159ビツトタイム
スロツトの6個の連続したセットに配列された954ビ
ツトタイムスロツトを有することを特徴とする4次群デ
ジタル多爪化システム。
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
NL8203110 | 1982-08-05 | ||
NL8203110A NL8203110A (nl) | 1982-08-05 | 1982-08-05 | Vierde-orde digitaal multiplex systeem voor transmissie van een aantal digitale signalen met een nominale bitsnelheid van 44 736 kbit/s. |
Publications (2)
Publication Number | Publication Date |
---|---|
JPS5945737A true JPS5945737A (ja) | 1984-03-14 |
JPH0259659B2 JPH0259659B2 (ja) | 1990-12-13 |
Family
ID=19840112
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58141269A Granted JPS5945737A (ja) | 1982-08-05 | 1983-08-03 | 4次群デジタル多重化システム |
Country Status (10)
Country | Link |
---|---|
US (1) | US4535451A (ja) |
JP (1) | JPS5945737A (ja) |
AU (1) | AU558516B2 (ja) |
BR (1) | BR8304126A (ja) |
CA (1) | CA1208817A (ja) |
ES (1) | ES524694A0 (ja) |
FR (1) | FR2531588B1 (ja) |
GB (1) | GB2125256B (ja) |
MX (1) | MX153924A (ja) |
NL (1) | NL8203110A (ja) |
Families Citing this family (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4881245A (en) * | 1983-07-01 | 1989-11-14 | Harris Corporation | Improved signalling method and apparatus |
US4807221A (en) * | 1984-11-27 | 1989-02-21 | Siemens Aktiengesellschaft | Digital signal multiplex device |
CA1251583A (en) * | 1985-03-28 | 1989-03-21 | Yoshiaki Yato | Multiplex system |
ATE48730T1 (de) * | 1985-07-31 | 1989-12-15 | Siemens Ag | Verfahren zum zusammenfassen eines digitalen bildsignals und dreier digitaler schmalbandsignale zu einem 139 264-kbit/s-signal. |
US4658152A (en) * | 1985-12-04 | 1987-04-14 | Bell Communications Research, Inc. | Adaptive rate multiplexer-demultiplexer |
JPS63236432A (ja) * | 1987-03-25 | 1988-10-03 | Fujitsu Ltd | Bsi化ビツトインタリ−ブ多重方式 |
US4975908A (en) * | 1987-12-15 | 1990-12-04 | Siemens Aktiengesellschaft | Basic pulse frame and method for a digital signal multiplex hierarchy |
US4896102A (en) * | 1988-06-13 | 1990-01-23 | Scientific-Atlanta, Inc. | Spectrum analyzer |
US4965796A (en) * | 1989-09-29 | 1990-10-23 | At&T Bell Laboratories | Microprocessor-based substrate multiplexer/demultiplexer |
JPH0767101B2 (ja) * | 1989-12-12 | 1995-07-19 | ジーメンス・アクチエンゲゼルシヤフト | 同期‐デジタルマルチプレクスハイアラーキにおける2048―ないし8448―kbit/s―区間を介する1544―ないし6312―kbit/s―信号の伝送方法 |
JP2883525B2 (ja) * | 1993-09-17 | 1999-04-19 | 富士通株式会社 | 回線誤り検出装置 |
US5757822A (en) * | 1995-08-24 | 1998-05-26 | Quantum Corporation | Bit-interleaved rate 16/17 modulation code with three-way byte-interleaved ECC |
JPH10233745A (ja) * | 1997-02-18 | 1998-09-02 | Nec Corp | 多重伝送方法およびシステム |
US6249557B1 (en) | 1997-03-04 | 2001-06-19 | Level One Communications, Inc. | Apparatus and method for performing timing recovery |
JP3570941B2 (ja) * | 1999-11-25 | 2004-09-29 | 日本電気通信システム株式会社 | μ則−A則変換装置及びA則−μ則変換装置 |
US20030028057A1 (en) * | 2001-07-20 | 2003-02-06 | Stephen Owens | Methods and materials for the preparation and purification of halogenated hydrocarbons |
MY162861A (en) * | 2007-09-24 | 2017-07-31 | Koninl Philips Electronics Nv | Method and system for encoding a video data signal, encoded video data signal, method and system for decoding a video data signal |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
NL7101468A (ja) * | 1971-02-04 | 1972-08-08 | ||
DE2412962B2 (de) * | 1974-03-18 | 1976-02-26 | Siemens AG, 1000 Berlin und 8000 München | Verfahren zur zeitmultiplex-uebertragung von daten |
DE2814351A1 (de) * | 1978-04-03 | 1979-10-11 | Siemens Ag | Fuer uebertragungs- und vermittlungsaufgaben gleichermassen geeignete rahmenstruktur fuer ein digitales zeitmultiplexsystem dritter ordnung |
DE2814259A1 (de) * | 1978-04-03 | 1979-10-11 | Siemens Ag | Fuer uebertragungs- und vermittlungsaufgaben gleichermassen geeignete rahmenstruktur fuer ein digitales zeitmultiplexsystem dritter ordnung |
JPS5731247A (en) * | 1980-08-01 | 1982-02-19 | Hitachi Ltd | Multiplexing tramsmission system |
-
1982
- 1982-08-05 NL NL8203110A patent/NL8203110A/nl not_active Application Discontinuation
-
1983
- 1983-02-11 US US06/465,741 patent/US4535451A/en not_active Expired - Lifetime
- 1983-07-29 MX MX198226A patent/MX153924A/es unknown
- 1983-08-01 GB GB08320721A patent/GB2125256B/en not_active Expired
- 1983-08-02 BR BR8304126A patent/BR8304126A/pt not_active IP Right Cessation
- 1983-08-03 AU AU17545/83A patent/AU558516B2/en not_active Ceased
- 1983-08-03 JP JP58141269A patent/JPS5945737A/ja active Granted
- 1983-08-03 ES ES524694A patent/ES524694A0/es active Granted
- 1983-08-04 CA CA000433848A patent/CA1208817A/en not_active Expired
- 1983-08-05 FR FR8312962A patent/FR2531588B1/fr not_active Expired
Also Published As
Publication number | Publication date |
---|---|
GB2125256B (en) | 1985-10-16 |
JPH0259659B2 (ja) | 1990-12-13 |
GB8320721D0 (en) | 1983-09-01 |
AU1754583A (en) | 1984-02-09 |
FR2531588A1 (fr) | 1984-02-10 |
GB2125256A (en) | 1984-02-29 |
ES8404591A1 (es) | 1984-05-01 |
MX153924A (es) | 1987-02-23 |
US4535451A (en) | 1985-08-13 |
AU558516B2 (en) | 1987-01-29 |
FR2531588B1 (fr) | 1985-10-31 |
ES524694A0 (es) | 1984-05-01 |
CA1208817A (en) | 1986-07-29 |
NL8203110A (nl) | 1984-03-01 |
BR8304126A (pt) | 1984-03-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JPS5945737A (ja) | 4次群デジタル多重化システム | |
US4667324A (en) | Network multiplex structure | |
CN100353690C (zh) | 使用普通网络分组发送多个8b/10b位流的多路传输系统 | |
US4716561A (en) | Digital transmission including add/drop module | |
CA2031054C (en) | Inverse multiplexer and demultiplexer techniques | |
US4818995A (en) | Parallel transmission system | |
US3922493A (en) | Communication system using time-division multiplexing and pulse-code modulation | |
JPH0685510B2 (ja) | デイジタル伝送方式 | |
JPS61135243A (ja) | 多重伝送方法 | |
EP0016336B1 (en) | Digital signal transmission system | |
US4581737A (en) | Bit compression multiplexing | |
US3652802A (en) | Method of transmitting data over a pcm communication system | |
US5257259A (en) | Ring-type local area network | |
US3952162A (en) | Time division digital switching network | |
JP4026255B2 (ja) | データ伝送方法及び装置 | |
JPS5927519B2 (ja) | インタフェ−ス装置 | |
JPS59161948A (ja) | 時分割多重装置 | |
JPS5950636A (ja) | 時分割多重信号をビツト同期して多重分離するための装置 | |
CN1004185B (zh) | 传输数字信号和附加信号的方法和装置 | |
NO853535L (no) | Fremgangsmaate til aa skjule feil. | |
JPS61290829A (ja) | 高次デイジタル伝送システム | |
JPS6093842A (ja) | デジタル2進狭帯域信号の時分割多重信号に対する挿入または分離方法 | |
US3359372A (en) | De burro | |
JPH07123247B2 (ja) | デイジタルデ−タ伝送方法 | |
JP2575348B2 (ja) | ビツト圧縮多重化システム |