JP2575348B2 - ビツト圧縮多重化システム - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はデジタル伝送システム、より詳細にはビツト
圧縮多重化システムに関する。

発明の背景 伝送システムを理解するための第１のステツプは基本
広帯域伝送装置を定義することにある。アナログシステ
ムにおいては、これは通信路（ヤネル）グループであ
り、該通信路グループは通常、伝送される前に超グルー
プ及び主グループに多重化される。デジタル伝送におい
ては、この基本グループDS1信号にて搬送されるダイグ
ループ（digroup−デジタルグループ）である。デジタ
ル通信路バンク（例えば、合衆国特許第4,059,731によ
つて開示されるＤ−３通信路バンク）によつて生成され
Ｔ−１伝送回線（1.544メガビツト／秒）を介して伝送
されるDS1信号が現在のデジタル伝送ネツトワークの主
流を占める。

DS1デジタル信号の形式は１つのフレームが24個の８
ビツト語及び１個のフレーム指示ビツトから成る全部で
193ビツトのフレームから構成される。通常、この24語
は24個の分離した別個の通信路内に置かれた分離した別
個のメツセージを表わす。これらの語はPCM（パルス符
号変調）符号化されておりそして特定の通信路の最下位
ビツト（つまり、第８番目のビツト）は定期的に（６フ
レーム毎に）信号法の目的に使用される。

過去数年間に渡つてより効率的な符号化方法を達成す
る試みがなされている。発展期にあるデジタルネツトワ
ークの最も興味深い技術として64,000ビツト／秒（bp
s）PCM信号（１通信路あたり８ビツト、8KHz 速度にて
反復）の代りのものを電話通信について行うことであ
る。理由は勿論、帯域圧縮を達成し、これに伴う伝送能
力を増大することにある。本目的を達成するためD.W.ピ
ータ、特許第343,355号、1982年１月27出願は効率的で
あるが複雑なビツト圧縮アルゴリズムを開示している。
ピータの発明においては、各々の64Kbps（DS0）信号が3
2Kbps信号に変換あるいは圧縮され、これによつてT1回
線の能力を２倍にしている。

ピータの符号化アルゴリズムはDS0（64Kbps）通信路
に対するビツト速度を半減するが、しかし特定の設備に
て伝送される通信路の数が２倍に増加するため信号法の
ためのビツト速度を２倍にする必要がある。DS1デジタ
ル信号においては通信路の最下位ビツトは性能を悪化す
ることなく定期的に信号法のために優先的に使用するこ
とが可能である。しかし、32Kbps符号化通信路の４ビツ
トの１個を定期的にこの目的に使用することは性能をか
なり悪化させる。さらに32Kbps符号化通信路を使用する
多くの用途においては、その信号がメツセージ通信路と
その信号法との関連を保持させながらDS0通信路（ある
いはその整数倍の通信路）を中継あるいはクロク接続す
る能力持つデジタルアクセスクロス接続システム（DAC
S）などのようなネツトワーク中継要素と互換性を持つ
ことが要求される。

DACSはDS0通信路及び前述の信号法構成において動作
するように設計されている。DACSを含むネツトワークへ
の32Kbps通信路の導入は互換性の問題を提起するが、こ
の解決は32Kbps符号化を実行する装置に係わる。

ほとんどのヨーロツパの行政で採用されているCCITT
A−法システムは30個のサービス通信路から構成される
デジタル信号形式を持つが、このうちの１通信路がフレ
ーム指示ビツト及び警告ビツト用、そしてもう１つの通
信路が信号法用となつている。しかし、ここでもこのデ
ジタル信号の伝送能力を増大させるには、追加の通信路
と関連する信号法のため帯域を増加する必要があり信号
法の問題を提起する。

発明の要約 本発明の１つの目的はネツトワーク交換要素（例え
ば、DACS）との互換性を持ち、また信号法に対して完全
にトランスパレント、つまりこの信号法シグナリングビ
ツト（例えば、DS−１）がどのようにも変化ないし変更
されないようなビツト圧縮デジタル信号形式を達成する
ことにある。

本発明は各々が反復フレームから成る分離した別個の
通信路内に置かれた複数のPCM符号化信号及びこれと多
重化された信号法ビツトを含む時分割多重デジタルビツ
トストリームの生成するためのビツト圧縮多重化方法に
関する。本発明において、符号化信号がビツト圧縮さ
れ、次に多重化されクラスタにグループ化される。該多
重圧縮信号の各々は反復フレームの分離した別個の通信
路を占有し、該反復フレームは複数のクラスタ並びに各
々が特定のクラスタに関連しまたそれに隣接する対応す
る数の追加の通信路を含む。信号法ビツトがデジタルビ
ツトストリームから抽出、リフォーマツト化、そして該
追加の通信路の所定の１つに置かれる。特定の通信路内
の該信号法ビツトは隣接する圧縮信号のクラスタに関連
させられる。各々の追加の通信路に対してフレーム指示
パターンが生成され、このフレームビツトパターンが各
々の該追加の通信路の所定ビツト位置に置かれる。

詳細な説明 第１図は本発明によるビツト圧縮多重デジタル信号形
式を示す。この信号形式は（束レベルにおいて）ネツト
ワーク交換要素（例えばDACS）との互換性を持ち信号法
に対して完全にトランスパレントである。第１図の形式
は対のDS1信号を圧縮及び多重化し、この圧縮多重化さ
れた信号をクラスタにグループ化することによつて達成
される。以降、デルタ（Δ）通信路と呼ばれる追加の通
信路が各々のクラスタに隣接して存在するが、これは束
信号法、束フレーム指示、及び束警告に使用される。ク
ラスタとこれに関連するデルタ通信路の組合わせを束と
呼ぶ。本発明は２個のDS1信号のビツト圧縮及び多重化
と関連して説明するが、本発明はこれに限定されるもの
ではない。当業者にとつて明らかであるごとく、ここに
開示する発明の概念は別の異なる形式（例えばCCITT A
−法形式）を使用する他のデジタル伝送システムにも応
用できる。

第１図において、前述の各々のクラスタは分離した別
個の通信路内に置かれた11個の４ビツトデジタル符号化
メツセージ信号より構成される。デルタ通信路は各々の
クラスタと関連しこれと隣接する。１フレーム（125μ
秒）は複数（例えば、４個）のクラスタとΔ通信路の束
から構成される。メツセージ通信路と同様、各デルタ通
信路は４ビツトから構成される。デルタ通信路の最初の
２ビツト位置S,S/RAは信号法に使用されるが、この第２
ビツト位置は定期的に警告用に使用される。各デルタ通
信路の最後（第４番目）のビツト位置Ｆはフレーム指示
に使用され、第３番目のビツト位置Ｄは低ビツト速デー
タリンクを提供する。これらビツトの割り当ては任意に
決定されるものであり、勿論、本発明の精神及び範囲か
ら逸脱することなく変更できる。デルタ通信路の信号法
ビツトは先行の11個の通信路に対する信号法情報を搬送
する。フレーム指示ビツト情報は受信した信号法を適当
なメツセージ通信路に指定するのに使用される。定期的
に現れる警告ビツトは束黄色警告（通信路バンク黄色警
告と類似）を遠隔位置に伝送するのに使用する。最後
に、データリンクビツト（群）は保守情報を伝送するの
に使用される。

第３図はデルタ通信路形式をより詳細に示す。本発明
は本技術において周知の24フレームの拡張超フレーム形
式との関連して使用される。これら24フレームの各々と
関連する水平列は１個のクラスタ、つまり、通信路１−
11に対するフレーム内の４個のデルタ通信路ビツトの内
容を含む。４個の信号法ビツト（A,B,C及びＤ）を使用
する16状態信号法を仮定する。第３図の文字は信号法ビ
ツト（A,B,CあるいはＤ）を表わし、この隣の番号はそ
のクラスタ、つまり通信路１−11内の関連するメツセー
ジ通信路を表わす。従つて、第１番フレームのデルタ通
信路は第１のクラスタの第１及び第２通信路に対するＡ
信号法ビツトを搬送する。第２番フレームのデルタ通信
路は第１クラスタの第３及び第４通信路に対するＡ信号
法ビツトを搬送する。以下同様である。さらにA1、B1、
C1及びD1と称呼される信号法ビツトは第１クラスタの第
１通信路に対する16状態信号法を搬送する。第２のクラ
スタ、つまり通信路12−22に関しては第３図の第１通信
路、つまり12に対する称呼はA12、B12、C12及びD12とな
る。また第３のクラスタ、つまり通信路23−33に関して
は第３図の第１の通信路、つまり23に対する称呼はA2
3、B23、C23及びD23となる。

デルタ通信路の第２ビツト位置S/RA（第３図の欄“S/
BA"）は定期的に遠隔警告（RA）用に先指定ないし使用
される。このビツト位置は文字Ｙと称呼される。デルタ
通信路の第３番目のビツト位置Ｅ（第３図のＥ列）は、
例えば、保守情報伝送用の低ビツト速データリンクとし
て使用される。最終ビツト位置Ｆ（Ｆ列）は束フレーム
指示用に使用される。第３図に示すフレーム形式は比較
的単純でハードウエアが単純となる利点を持つ。しか
し、周知の多数のあるいは新たなフレーム形式でもこの
目的に使用できる。

活動メツセージ通信路が11個以下の束においては、デ
ルタ通信路内の余分な信号法ビツト位置は単に未使用と
なる。警告状態を必要としない場合、Ｙビツト位置につ
いても同様に未使用となる。４状態信号法（Ａ及びＢ信
号法ビツト）においては、デルタ通信路のＣ及びＤビツ
ト代わりにＡ及びＢが更新される。

第２図の簡略ブロツク図に示すごとく、対の時分割多
重（TDM）デジタルビツトストリーム（例えば、DS1ダイ
グループ）はラインインタフエース装置21に送られる。
各前が示すごとく、インタフエース装置21は第２図のビ
ツト圧縮マルチプレクサ（BCM）の残りの部分を他の装
置にインタフエースさせる。当該インタフエース回路は
利得及び／あるいは遅延びずみを等価させるための等価
回路、設備の性能を監視するための検出器、保守用DS1
回線折返し試験設備、バイポーラからユニポーラへの変
換装置その他を含む。このラインインタフエース回路は
当業者に周知の従来の設計及び機能を持つ。このインタ
フエース21の１つの回路パツクは基準クロツク抽出回路
を含むが、これは入力DS1信号の１個から“１個のビツ
トクロツク”信号を生成する。このインタフエース回路
のもう１つの回路パツクは入力DS1信号の信号法ビツト
を抽出する機能を持つ。信号法ビツトの抽出は全てのデ
ジタル通信路バンクに標準の機能である。インタフエー
ス装置21は対のTDM信号をビツト圧縮回路22に送くる。
便宜上、ハードウエアの簡略化のため、インタフエース
回路21からのTDM出力信号は（バツフアリングによつ
て）フレーム位置合せされている。

回路22は入力TDM信号の各々の64Kbpsメツセージ信号
を32Kbp信号にビツト圧縮する機能を持つ。この目的に
は当技術において周知のビツト圧縮アルゴリズムを使用
できる。例えば、各TDMビツトストリームの64Kbps信号
はそれぞれ対の符号器によつてビツト圧縮できる。圧縮
データ（つまり、ビツト圧縮TDM）はデータマルチプレ
クサ25に送くられる。

同期発生器（あるいはBCMシステムクロツク）23は前
述の基準クロツク抽出回路によつて提供されるネツトワ
ークタイミングに呼応する。発生器23のローカルフエー
ズロツクグループ（PLL）はその発振器を1.544Mhzライ
ンクロツクにロツクする。該同期発生器回路は第２図の
各種機能によつて必要とされるローカルクロツク及び同
期信号を生成する。該発生器23はさらに第３図に示すパ
ターンの束フレーム指示ビツト（Ｆ−ビツト）を生成す
る。

インタフエース21からの信号法ビツト及び発生器23か
らのフレーム指示ビツトは、警告状態が存在する場合は
遠隔警告（RA）ビツト、並びにデータを低速度にて伝送
する場合はデータ（Ｅ）ビツトとともにデルタ通信路マ
ルチプレクサ24に送くられる。遠隔警告ビツトは束フレ
ーム外れ状態が検出された場合にフレーマ装置（図示な
し）によつて生成され、データビツトはデータセツト装
置（図示なし）によつて生成される。デルタ通信路マル
チプレクサ24はこれらビツトを第３図に示すように結合
あるいは多重化する。このビツト多重動作は比較的単純
で様々な方法によつて実行できる。

第４図はこの簡略多重化動作を示す。これら信号法ビ
ツトは直接アクセス記憶装置（RAM）41の各々の記憶場
所に書込まれる。これら記憶場所は次にRAM出力リード4
2上の信号法ビツトが所望の形式に対応するよう即定の
方法によつてアクセスされる。つまり、束通信路１から
11に対するＡ信号法ビツトに続いてＢ信号法ビツトが42
上に順番に出現し続いてＢ信号その他が出現する。つま
り、RAM41は信号法ビツトをリフオーマツト化する機能
を持つ。しかし、信号法ビツトはどのようにも変化ある
いは変更されない。

RAMに格納された各々の信号法ビツトがアクセス及び
読み出される毎に、ANDゲート43が同期発生器23によつ
て生成されたＳ読出しクロツク信号によつて起動され
る。この方法によつて、対の信号法ビツトがRAMより読
出され、起動されたこのANDゲート43及びORゲート46を
介してΔ通信路出力リード40上に結合される。信号法ビ
ツトあるいはＳビツトの読出しに続いて、ANDゲート44
がＥクロツクパルスによつて起動され、データビツト
（Ｅ）がＳビツトの直後にリード40上に結合される。最
後に次のビツト間隔において、同期回路23からのＦクロ
ツクがANDゲート45を起動しＦビツトがリード40上に結
合される。RAクロツクが定期的にANDゲート47を起動、
ゲート43を抑止し、これによりデータ通信路の第２のビ
ツト位置を定期的に警告の目的に使用する。この動作は
各々のΔ通信路間隔においてフレーム毎に４回繰り返え
される。勿論、デルタ通信路の多重化は別の方法によつ
て実行することもでき、本発明は説明の特定の多重化方
法に限定されるものではない。例えば、第４図の簡略化
されたゲート装置の変わりに当技術用の別のマルチプレ
クサを使用することもできる。逆に、Ｅ、Ｆ及びRAビツ
トをRAM41に同時に格納し、読出し／書込み制御装置49
にて所望の多重化シーケンスにてこれらを読出すことも
できる。

第２図に戻つて、ビツト圧縮TDM（つまり、圧縮DS1ダ
イグループ）はデータマルチプレクサ25内でお互いに、
及びデルタ通信路信号と多重化され、第１図のビツト圧
縮多重化信号の生成が達成される。勿論、この圧縮デー
タ信号を多重化する方法には多数が考えられる。説明
上、２個のダイグループからの圧縮通信路は束に割り当
てられた場合、混合されないものと仮定する。この場
合、第１図の通信路１−22は第１のダイグループからの
通信路に割り当てられ、通信路23−44は第２のダイグル
ープからの通信路に割り当てられる。一方、第１のダイ
グループからの圧縮通信路に続いて第２のダイグループ
からの通信路を割込みさせることによつて束に圧縮通信
路を割り当てることもできる。この他の多重化装置も容
易に考えられる。

第５図は圧縮データ・デルタ通信路多重化を遂行する
のに使用される装置を示す。ビツト圧縮時分割多重信号
（BCTDM）はR/W制御装置52の制御下において直接アクセ
ス装置51内の記憶場所に格納される。これら記憶場所は
即定の方法によつてアクセスされ、またR/W制御装置52
によつて制御され、単一ダイグループからの圧縮通信路
からの各々のクラスタをアセンブルする。他の形式のク
ラスタ集合も容易に考えられる。第５図に示す単純なゲ
ート装置を11個の圧縮通信路のクラスタにデルタ通信路
を附加するのに使用することもできる。デルタ通信路ク
ロツクあるいはΔクロツクが高値の場合、ANDゲート53
が起動され、圧縮通信路がORゲート55を経てインタフエ
ース装置に伝送させる。同時に、反転されたΔクロツク
はANDゲート54を抑止し、デルタ通信路の挿入をブロツ
クする。デルタ通信路クロツクが低値になると、ANDゲ
ート53が抑止され圧縮通信路データがブロツクされ、一
方、ANDゲート54が起動されデルタ通信路がORゲート55
を経てインタフエース装置に伝送される。ここてでも第
５図の回路装置は単に説明のためのものであり、この多
重化は他の方法によつても遂行可能である。

インタフエース装置26はビツト圧縮マルチプレクサを
伝送ネツトワークにインタフエースする。これはユニポ
ーラからダイポーラへの変換、並びに拡張超フレーム
（ESF）ビツトの出時分割多重デジタルビツトストリー
ムへの追加などのいくつかの周知の通常の機能を遂行す
る。

メツセージ通信路の各々のクラスタ及びこれに関連す
るデルタ通信路は現在の装置によつて容易に処理できる
（つまり中継できる）束を構成する。つまり、これら束
はDACSコンパテイブルである。各々の束は、事実上、DS
0の通信路の整数に対応するため、これはDACSによつて
クロス接続あるいは中継が可能である。各々の束はサブ
速度TDM信号の他の束から完全に独立している。これは
束を独立してネツトワークに送くることを可能とする。
つまり、１個のビツト圧縮マルチプレクサからの４個の
束を４個の異なるビツト圧縮マルチプレクサに伝送する
ことを可能とする。

デジタルデータ（例えば、56Kbpsデータ）を音声通信
路と統合して１つの束を作り追加のネツトワーク機能を
提供することもできる。この場合、サブ速度通信路１及
び２の代わりに64Kbps通信路が挿入あるいは使用され
る。このようなデジタルデータはビツト圧縮してはなら
ないため符号器22はデジタルデータに対してトランスパ
レントにされる。つまり、符号器はデジタルデータに対
して一時的にバイパスモードにされる。

２個の全速度DS1は48個のDS0通信路を供給できる。し
かし、このうち44個のみがサブ速度DS1に圧縮できるの
みであり他の４個の伝送できない。しかし、特に、私設
回線用の本発明の用途においては、各々のDS1の全24通
信路が同時に起動されることは考えられない。

ここで、上述の開示は単に本発明の原理を説明するた
めのものであり、当業者にとつて多数の変更あるいは修
正が可能であることを理解すべきである。例えば、デル
タ通信路を構成する４ビツトは互いに隣接するものと説
明した。しかし、これら４ビツトは本発明の精神及び範
囲から逸脱することなく関連する束全体に渡つて分散さ
せることも可能である。

【図面の簡単な説明】

第１図は本発明によるビツト圧縮多重信号の形式を示す
図； 第２図は第１図のフレーム形式を生成するビツト圧縮マ
ルチプレクサの簡略ブロツク図； 第３図は第１図に示すデルタΔ通信路の形式を示す図； 第４図はデルタ通信路マルチプレクサの簡略図を示す
図；そして 第５図は圧縮信号とデルタ通信路を第１図の形式に多重
化するための装置を示す図である。 〔主要部分の符号の説明〕 圧縮回路…22 マルチプレクサ…25 デルタマルチプレクサ…24

───────────────────────────────────────────────────── フロントページの続き (72)発明者 ウオ−レン・ガイル・ハメツト アメリカ合衆国07748ニユ−ジヤ−シ イ・ミドルタウン・タタム・ドライヴ 154 (56)参考文献 米国特許4059731（ＵＳ，Ａ)

Claims (7)

(57)【特許請求の範囲】
1. 【請求項１】一対の時分割多重デジタルビットストリー
   ムについてのビット圧縮多重化システムであって、該ス
   トリーム対の各々はくり返しフレームからなる個別通信
   路内の複数のPCM符号化信号とそれに多重化されたシグ
   ナリング・ビットを含むものであるビット圧縮多重化シ
   ステムにおいて、 該PCM符号化信号をビット速度圧縮をする手段（22）； 該圧縮したPCM符号化信号を多重化し、該多重化された
   圧縮したPCM符号化信号をクラスタにグループ化する手
   段であって、ここで該クラスタの各々は所定数の圧縮信
   号通信路を含み、そして該圧縮したPCM符号化信号の各
   々は複数の該クラスタを含むくり返しフレームの個別通
   信路と対応する複数の追加通信路とを占め、該追加通信
   路の各々は所与のクラスタに関連しそれに隣接してお
   り、該くり返しフレームの所定数がくり返しスーパフレ
   ームを形成しているものであるグループ化する手段（2
   5）、 該時分割多重デジタルビットストリームのシグナリング
   ・ビットを抽出してリフォーマット化し、そして該スー
   パフレームのくり返しフレームにおける該複数の追加通
   信路の所定のものに該リフォーマット化したシグナリン
   グ・ビットを置く手段であって、ここで所与の追加通信
   路におけるシグナリング・ビットはそれに隣接したクラ
   スタの圧縮したPCM符号化信号に関連しているものであ
   る信号ビットを置く手段（21、24、25）；及び 該複数のクラスタ各々のフレーム化用ビットパターンを
   展開し、そして該展開したフレーム化用ビットパターン
   のビットを該スーパフレームのくり返しフレーム内のク
   ラスタの各々に関連し隣接した追加通信路の所定のビッ
   ト位置へ挿入する手段（23、24）とからなるビット圧縮
   多重システム。
2. 【請求項２】特許請求の範囲第１項に記載のシステムに
   おいて、圧縮した信号フレームは該多重デジタルビット
   ストリーム対のフレームと同じ期間を有するものである
   ビット圧縮多重システム。
3. 【請求項３】特許請求の範囲第２項に記載のシステムに
   おいて、該多重デジタルビットストリームが16状態信号
   を搬送しているビット圧縮多重システム。
4. 【請求項４】特許請求の範囲第２項に記載のシステムに
   おいて、該追加通信路の各々の所定のビット位置は低ビ
   ット速度データリンクを提供するために予約されている
   ビット圧縮多重システム。
5. 【請求項５】特許請求の範囲第２項に記載のシステムに
   おいて、所定の追加通信路内のアラームビットを周期的
   に挿入して束アラーム状態を支持するための該多重手段
   に結合された手段（47）を含むビット圧縮多重システ
   ム。
6. 【請求項６】特許請求の範囲第２項に記載のシステムに
   おいて、該多重デジタルストリームはDSI信号であるビ
   ット圧縮多重システム。
7. 【請求項７】一対の時分割多重デジタルビットストリー
   ムについてのビット圧縮多重化方法であって、該多重デ
   ジタルビットストリーム対の各々はくり返しフレームか
   らなる個別の通信路内の複数のPCM符号化信号とそれに
   多重化されたシグナリング・ビットを含むものであるビ
   ット圧縮多重化方法において、 該PCM符号化信号をビット速度圧縮をし； 該圧縮したPCM符号化信号を多重化し、該多重化された
   圧縮したPCM符号化信号をクラスタにグループ化し、こ
   こで該クラスタの各々は所定数の多重化圧縮信号通信路
   を含み、そして該圧縮したPCM符号化信号の各々は複数
   の該クラスタを含むくり返しフレームからなる個別通信
   路と対応する複数の追加通信路とを占め、該追加通信路
   の各々は所与のクラスタに関連しそれに隣接しており、
   該くり返しフレームの所定数がくり返しスーパフレーム
   を形成しており； 該時分割多重デジタルビットストリーム対からシグナリ
   ング・ビットを抽出し； 該抽出したシグナリング・ビットをリフォーマットして
   該スーパフレームのくり返しフレーム内の該追加した通
   信路の所定のビット位置に該リフォーマットした抽出シ
   グナリング・ビットを置き、ここで所与の追加通信路に
   おけるシグナリング・ビットはそれに隣接するクラスタ
   の圧縮したPCM符号化信号に関連しており、そして 該複数のクラスタのフレーム化用ビットパターンを展開
   し、そして該展開したフレーム化用ビットパターンのビ
   ットを該スーパフレームのくり返しフレーム内のクラス
   タ各々に関連し隣接する追加通信路の所定のビット位置
   に挿入することからなるビット圧縮多重化方法。