JPS5944092A - デイスプレイ装置の表示制御方式 - Google Patents

デイスプレイ装置の表示制御方式

Info

Publication number
JPS5944092A
JPS5944092A JP57155362A JP15536282A JPS5944092A JP S5944092 A JPS5944092 A JP S5944092A JP 57155362 A JP57155362 A JP 57155362A JP 15536282 A JP15536282 A JP 15536282A JP S5944092 A JPS5944092 A JP S5944092A
Authority
JP
Japan
Prior art keywords
display
screen buffer
data
display control
control circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57155362A
Other languages
English (en)
Inventor
棚田 章
勝 若林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
USAC DENSHI KOGYO KK
Original Assignee
USAC DENSHI KOGYO KK
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by USAC DENSHI KOGYO KK filed Critical USAC DENSHI KOGYO KK
Priority to JP57155362A priority Critical patent/JPS5944092A/ja
Publication of JPS5944092A publication Critical patent/JPS5944092A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Controls And Circuits For Display Device (AREA)
  • Digital Computer Display Output (AREA)
  • Document Processing Apparatus (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 本発明は、ディスプレイ画面の表示制御に係り、特にホ
スト・コンピュータから直接画面バッファに畳込まれた
データを表示し易い形に変換して修飾画面バッファに格
納し、表示制御するようになったディスプレイ装置の表
示制御方式に関するものである。
〔従来技術と問題点〕
第1図は従来のディスプレイ画■1の表示制御装置の構
成を示すブロック図、第2図はホスト・コンピュータか
ら画面バッファに書込讐れるデ〜りのフォーマットの例
を示す図である。図において。
1はシリアル・インターフェイス割1111回路、2は
画面バッファ、3は表示制御回路、4はMPU(マイク
ロプロセッサ)、5はC8(コントロール・ストレージ
)、6はアトリビュート領域、7は表示データ領域、侶
は拡張フラグ領域を示す。
第1図において、ホスト・コンピュータカラ送られてく
るデータは、シリアル・インターフェイス制佃1回路l
を通して画面バッファ2に書込1れる。そしてそのデー
タは、画面バッファ2から表示制御回路3に送られ、デ
ィスプレイ画面に表示するための9I(制御が行われる
。このようにホスト・コンピュータが画面バッファ2に
直皮リード中ライトできる従来の方式では、ホスト・コ
ンピュータから画面バッファ2に書込まれたそのままの
データが表示制御j@1回路3でデコードされていた。
第2図はホスト・コンピュータから画面バッファ2に%
込萱れるデータのフォーマントのfll Q 示シてい
る。鉋、2図において、アトリビュート領域6には、ア
ンダーラインUL、  リバースR1ブリンクBなどの
アトリビュートが、一般には単純にビット対応ではなく
、複数のビットを用い“τエンコードされた内容で定義
され、コントロール・ビットを用いてフィールドで定義
されろ。アトリビュート前(域6の先頭にコントロール
・ビットが設けられ、コントロール・ビットがs=s 
l’ I J Vcされた行(第2図の1竹は1文字に
相当てる)ρ1ら次にコントロール・ビットが論理「1
」にされたところまでの間のフィールドが同じアトリビ
ュートでホ在される。このようなアトリビュートの定義
に対し、拡張フラグ領域8に、1文字4riにアトリビ
ュートが足底される。例えばアトリビュート領域6によ
ってはフリンク足義されていなめフィールドについて、
1文字毎に拡張フラグ領域8によってブリンク足残した
り、或は、アトリビュート領域6によってリバース定義
されてしするフィールドについて、1文字毎に拡張フラ
グ争貝域8によってリバース定義し、アトリビュート領
域6VLよるリバース定義を消したりすることができる
。しかしながら、このようなデータかホスト・コンピュ
ータがら画面バッファ2に直接リード、ライトされると
、従来の方式では、その1壕のデータが表示制御回路3
でデコードされるため、表示制御回路3の回路構成が惨
めて複雑高価なものとなり*ij累化されにくいという
欠点がある。また、このような従来の方式では、ホスト
・コンビー−りから画面バッファ2に書込まれるデータ
によって、 ANK(アルファニー−メニツク文字)や
イメージ、DOT’MC色毎のドツト・ノ(クーンを用
いてドツト単位のカラー表示ができるように、なったメ
モリ)などの切側制御も表示制御回路3によって行って
いる。したかつて、この点からも従来の方式では、表示
制御回路30回路構成が複雑高価なものとなり部系化さ
れにぐいという欠点がある。しかもノ1−ドウエアlI
C1ってデコードするため、一度ノーードウェアが決葦
ってし葦うと、′4柚表示仕様の変−に対し柔軟1(ト
に乏しいという欠点がある。
〔分明の目的〕
本発明は、上記の欠点を除去するものであって、表示制
御101路の簡素化を実現し、動向表示の仕様変更に対
しても柔軟に対応し得るティスゲレイ装置Mの表示制御
方式を提供することを目的とするものである。
〔発明の構成〕
そのために本分明のディスプレイ装置の表示制御B+方
式は、ホスト・コンピュータから文字コードやアトリビ
ュート文字などのデータが喪込丑れる画面バッファ、該
画面バッファVC書込ブれた内容をデコードしてディス
プレイ画面への表示ケ制御する表示11il1画回路、
及びjliiJ側1用記憶とマイクロプロセッサとを有
し上記画面バッファと上h[′、表示制御回路とな制御
則1する■1制御装置を備えt:ディスプレイ装置1’
(、:!’5いて、上記画面バッファと別VC修葡11
曲面バッファを設けると共に、上記制御装衿は、ホスト
・コンピュータから書込まれた1曲面バッファのデータ
を一ヒ記表示制御回路の制御し易い形に変換する処理と
、変換された後のデータを上記修飾画面バッファに格納
する処理と、上記修飾画面バッファに格納されたデータ
を上記表示制御(ロ)路に送る処理とを行うように構成
されたことを特徴とするものである。
〔発明の実施?11〕 以下、本発明の裏施例を図面を俗照しつつ説明するO 第3図は本発明のディスプレイ装置の1実施例を示す図
、第4図は本発明によるアトリビュート変換の1実施例
を示す図である。
第3図において、1はシリアル・インターフェイス制御
回路、2は画面バッファ、3は表示制御回路、4はMP
LT(マイクロプロセッサ)、6は修飾画面バッファ、
7は非同11力のインターフェイス・アダプタ、8はホ
スト・コンピュータ、9はキー・ボード、10はFF(
フリップ・フロップ)、11ばCG(キャラクタ・ゼネ
レータ)、12はP/8 (パラレル/シリアル)変換
器、】3は表示制御部、14UCRTを示す。ホスト・
コンピータ8から送られてきたデータは、シリアル・イ
ンターフェイス制御回路】を通して画面バッファ2に書
込1れる。画面バッファ2に書込まれるデータのりちア
) IJビュート文字のビット定義が第4図に示すA1
である。ホスト・コンピュータから書込まねるデータの
アトリビュート文字は、AIのように、単純にビット対
応でなく複数のビットの内容によってエンコードされて
いるのが普通である。したがって、ハードウェア側の表
示制御回路3にとって制御しにくい内容となっている。
本発明では、このような内容のアトリビュート文字が、
ハードウェア側にとって最適な形即ち第4図に示すA2
の工うにビット対応で表示制御回路3にとって制御し易
い形に再定義される。この再定義に、M P U 4に
よってC8(図示せず)に格納されたマイクロフログラ
ムに従って実行される。MP U 4は、iI!I+1
和バッファ2のアドレスを1献次読出し、アトリビュー
ト文字を第4図のA4からA2に変換した後、修飾画面
バ・ソファ6の対応する了ドレスに書込んでいく。そし
て、修飾画面ノ;ツファ6に書込まれたデータは、li
”Fl 0にセットされ、そのうち表示データはCGI
Iによって表示ドツトのイメージに変換され、P/S変
換器12によってパラレルなドツト・データがシリアル
なドツト・データに変換されて表示制御部13に送られ
る。又FFl0にセ・ソトされたデータのうちアトリビ
ュート文字が表示制御部13に送られる。表示制御部1
3ではP/S変換器12から送られてきたドツト・デー
タとF’FI Oから送られてきたアトリビュート文字
とに基づいてC)tT14へノ表示制御が行われる。C
G12には、ANKのドツト・パターンが格納されたA
、 N K −CGや漢字のドツト・パターンが格納さ
れた漢字CG、イメージ・メモリ、I)OTMなどを有
している。ホスト・コンピュータから画面バッファ2に
書込まれるデータがANKフィールドであるかイメージ
・フィールドであるかなどのフィールドの指定は、特定
のビットを用いて行われる。フィールドか異なると、各
ビットの定義も異なってきたり表示データの1コードの
ビット数も変わる0例えばANKフィールドにおける1
コードが8ビツトであるとすると、イメージ・フィール
ドにおける1コードは通常の場合8ビツトより多いビッ
ト数が用いられる。したがってフィールドの違いに応じ
てデータを修飾又は編集する必要がある。その修飾又は
編集されたデータが修飾画面バッファ6に書込捷れる。
〔発明の効朱〕
以上の説明から明らかなように、本発明によれば、ホス
ト・コンピュータから書込せれる画面バッファとは別に
修飾画面バッファを設け、画面バッファに書込1れたデ
ータをM ’P U K工って順次読出し、表示制御回
路にとってテコードしやすい形式にデータな修飾又は編
集した後、これを修飾画面バッファに再込み、そのデー
タff表示制御回路かテコードしティスプレィ画面に表
示するように構成されるので、□表示制御回路が藺単に
なり、画面表示時の定義、仕様変更に柔軟に応じること
が可能になり、釉々の効果をあげることが期待できる。
【図面の簡単な説明】
舘1図は従来のティスプレィ両市の表示制御装置の構成
を示すプロ・νり図、第2図はホスト・コンピュータか
ら画面バッフ了に書込まれるデータのフォーマットの例
を示す図、第3図は本発明のディスプレイ装置の1実施
例を示す[Yl、第4図は本発明に、l:るアトリビュ
ート変換の1実施例を示す図である。 1、・・シリアル・インターフェイス制御回路、2・・
・画面バ・ソファ、3・・・表示制御回路、4・・・M
P TJ (マイクロフ′ロセッサ)、5・・−C8,
6・・・修飾画面バッフ了、7・・・非同期のインター
フェイス・アダプタ、8・・・ホスト・コンピュータ、
9・・・キー・ボード、10・・・F11′(フリップ
・フロップ)、11・・・CG(キーyラクタ・ゼネレ
ータ)、12・・・P/S(バラレス/シリアル)変換
器、13・・・表示制御部、14・・・C)L ’L”
。 少 Z 図 仔酢与

Claims (3)

    【特許請求の範囲】
  1. (1)  ホスト・コンピュータから文字コードやアト
    リビュート文字などのデータが書込まれる画面バッフ−
    7、該画面バッファに書込まれた内容をデーコードして
    ディスプレイ画面への表示を制御する表示制御回路、及
    び制御用記憶とマイクロプロセッサとを有し上記画面バ
    ッファと上記表示制御回路とを制御する制御装置を備え
    たディスプレイ装置において、上記画面バッファと別に
    修飾画面バッファを設けると共に、上記制御装置は、ホ
    スト・コンピュータから書込まれた画面バッファのデー
    タを上記表示制御回路の制御し易い形に変換する処理と
    、変換された後のデータを上記修飾画面バッファに格納
    する処理と、上記修飾画面バッファに格納されたデータ
    を上記表示制御回路に送る処理とを行うように構成され
    たことを特徴とするディスプレイ装置の表示制御方式。
  2. (2)制御装置は、ホスト・コンピュータから書込゛ま
    れた画面バッファのデータのアトリビュート文字をビッ
    ト対応のアトリビュート文字に変換する処理を行うこと
    を特徴とする特許i*xの範囲第1項に記載されたティ
    スプレィ画面の表示制御方式。
  3. (3)修飾画面バッファは、ホスト・コンピュータから
    書込まれた画面バッファのデータを格#JIする領域と
    、オフライン的にキー・ボードなどからの表示データを
    格納する領域とを有することを特徴とする請求 スレイ装置の表示制御回路式。
JP57155362A 1982-09-07 1982-09-07 デイスプレイ装置の表示制御方式 Pending JPS5944092A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57155362A JPS5944092A (ja) 1982-09-07 1982-09-07 デイスプレイ装置の表示制御方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57155362A JPS5944092A (ja) 1982-09-07 1982-09-07 デイスプレイ装置の表示制御方式

Publications (1)

Publication Number Publication Date
JPS5944092A true JPS5944092A (ja) 1984-03-12

Family

ID=15604250

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57155362A Pending JPS5944092A (ja) 1982-09-07 1982-09-07 デイスプレイ装置の表示制御方式

Country Status (1)

Country Link
JP (1) JPS5944092A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60256879A (ja) * 1984-06-01 1985-12-18 Matsushita Electric Works Ltd 画像処理装置
JPS60256878A (ja) * 1984-06-01 1985-12-18 Matsushita Electric Works Ltd 画像処理装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530781A (en) * 1978-08-28 1980-03-04 Toshiba Corp Display unit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5530781A (en) * 1978-08-28 1980-03-04 Toshiba Corp Display unit

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60256879A (ja) * 1984-06-01 1985-12-18 Matsushita Electric Works Ltd 画像処理装置
JPS60256878A (ja) * 1984-06-01 1985-12-18 Matsushita Electric Works Ltd 画像処理装置
JPH035628B2 (ja) * 1984-06-01 1991-01-28 Matsushita Electric Works Ltd

Similar Documents

Publication Publication Date Title
US4745561A (en) Character font pattern editing system for modification of font patterns
US4613852A (en) Display apparatus
JPS59171363A (ja) イメ−ジ表示信号の処理方法
JPH06217200A (ja) ポータブルビデオアニメーション装置
JPS5944092A (ja) デイスプレイ装置の表示制御方式
US4988985A (en) Method and apparatus for a self-clearing copy mode in a frame-buffer memory
JPS63206793A (ja) ビデオ・メモリ・インターフェース回路
CA1226083A (en) Word processing system based on a data stream having integrated alphanumeric and graphic data
JPS59214967A (ja) 画像情報編集装置
JPS5828588B2 (ja) グラフイツクヒヨウジホウシキ
JPS617769A (ja) イメ−ジメモリ書き込み制御方式
JPH02158877A (ja) ハンディターミナルの画面ファイル作成方法
JPS62269192A (ja) 罫線発生・消去装置
JPH0330873B2 (ja)
JPS623293A (ja) ライン移動描画装置
JPS59119389A (ja) 図形表示装置
JPS61230192A (ja) 表示装置におけるアトリビユ−ト制御装置
JPS63125983A (ja) 表示装置
JPS60204025A (ja) 電子計算機システムの帳票印字デ−タ作成方式
JPS5935230A (ja) 文書画像編集装置
JPS6021091A (ja) カ−ソル移動方式
JPS62293288A (ja) 文字パタ−ン転送方式
JPH01237162A (ja) プリンタのインターフェイス装置
JPS60107694A (ja) 文字図形表示装置
JPS5991486A (ja) デイスプレイ装置