JPS5943634A - Ｐｌｌ周波数シンセサイザ - Google Patents
Ｐｌｌ周波数シンセサイザInfo
- Publication number
- JPS5943634A JPS5943634A JP57154018A JP15401882A JPS5943634A JP S5943634 A JPS5943634 A JP S5943634A JP 57154018 A JP57154018 A JP 57154018A JP 15401882 A JP15401882 A JP 15401882A JP S5943634 A JPS5943634 A JP S5943634A
- Authority
- JP
- Japan
- Prior art keywords
- frequency
- reference signal
- data
- output
- pll
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000010355 oscillation Effects 0.000 claims description 18
- 238000006243 chemical reaction Methods 0.000 claims description 3
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 238000010586 diagram Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 235000016496 Panda oleosa Nutrition 0.000 description 1
- 240000000220 Panda oleosa Species 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000000052 comparative effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
- H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
- H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はフエイズロツクルーゾ（Ｐ Ｌ Ｔ、 ）周波
数シンセサイザ、特にＰ Ｌ Ｔ、における電［Ｅ ｆ
ｌｉｌＪ御発振器の出力周波数ステップを基準信号周波
数３ｃりも小さくできる周波数シンセザイ４に関するも
のである。
数シンセサイザ、特にＰ Ｌ Ｔ、における電［Ｅ ｆ
ｌｉｌＪ御発振器の出力周波数ステップを基準信号周波
数３ｃりも小さくできる周波数シンセザイ４に関するも
のである。
従来、この種のシンセサイザにおいでしょ２重Ｐ Ｌ
Ｌ方式が周知でるるか、この方式には、回路惜成が複雑
となるので、こ′ｉｔが組み込’ｉ ＃また装置、例え
ばトランシーバ、全製造するうえでコストが増加し、そ
の回路が装置内で広いスペースを占有する、という問題
があった。
Ｌ方式が周知でるるか、この方式には、回路惜成が複雑
となるので、こ′ｉｔが組み込’ｉ ＃また装置、例え
ばトランシーバ、全製造するうえでコストが増加し、そ
の回路が装置内で広いスペースを占有する、という問題
があった。
また、この種の周波数シンセサイザと（７て第１図に示
されるものが６つｆ；。
されるものが６つｆ；。
第１図のＩ’ Ｌ Ｌ周δ！４数シン＋サイザは、基準
イｉＭ゛号１００金発生する基１（１３信号発生手没１
ｏ、分Ｊ１“１］比データ１０２、全発生−１ｆ−る分
周比データゞｉ色生冊１６、周波数データ１０４ケ発生
す２１周波数−ｆ−タ発生回路１８、周波数データ１．
０４を人力とするｆ） 、／ Ａ変換器２０．Ｄ、／Ａ
変換器２０の出カケ人力するパリキャップ２２と水晶振
動子２４と発振器２６ケ含む発振回路１２、そし７てＰ
Ｉ、Ｔ、信号１０６ケ出カするｉ） Ｔ・■、ル−ゾ１
４から構成さヵ２てぃ／・。
イｉＭ゛号１００金発生する基１（１３信号発生手没１
ｏ、分Ｊ１“１］比データ１０２、全発生−１ｆ−る分
周比データゞｉ色生冊１６、周波数データ１０４ケ発生
す２１周波数−ｆ−タ発生回路１８、周波数データ１．
０４を人力とするｆ） 、／ Ａ変換器２０．Ｄ、／Ａ
変換器２０の出カケ人力するパリキャップ２２と水晶振
動子２４と発振器２６ケ含む発振回路１２、そし７てＰ
Ｉ、Ｔ、信号１０６ケ出カするｉ） Ｔ・■、ル−ゾ１
４から構成さヵ２てぃ／・。
前記Ｐ Ｔ、、 Ｌルーツ゛１４に１−１Ｐ Ｌ、 Ｌ
基準信号発生回路１０からＰ Ｉ、 Ｌ基準信号１００
が一方の比り・交入力Ｇ・ζ供給さね、ている位相比較
器２８、位イ１■比！１・ぐ米２８の比較出力がローパ
ス′フィルタ３０ケ３”、 Ｂで供給さＪ］、Ｐ Ｔ、
Ｌイｉ−１号１（）６を出方する電圧制御発振ＰＨ（Ｖ
Ｃ！０）３２、Ｖｃｏ３２から出力さ′ＪｔたＰ Ｌ
Ｔ−、信号１０６を帰還信号とし７て入力さね、るとと
も（（前台［］発振回路１２の出力が供給され両者全混
合−「るミキサ３４、そしてミキサ３４ （１）出力を
分周比−フ０−夕１０２の値で分−周し、その出力を前
記比較器２８（／Ｊ他方の比較入力に供給−Ｊ−るグロ
グラマプル分周躇３６、でイＩ□４成さ）している。
基準信号発生回路１０からＰ Ｉ、 Ｌ基準信号１００
が一方の比り・交入力Ｇ・ζ供給さね、ている位相比較
器２８、位イ１■比！１・ぐ米２８の比較出力がローパ
ス′フィルタ３０ケ３”、 Ｂで供給さＪ］、Ｐ Ｔ、
Ｌイｉ−１号１（）６を出方する電圧制御発振ＰＨ（Ｖ
Ｃ！０）３２、Ｖｃｏ３２から出力さ′ＪｔたＰ Ｌ
Ｔ−、信号１０６を帰還信号とし７て入力さね、るとと
も（（前台［］発振回路１２の出力が供給され両者全混
合−「るミキサ３４、そしてミキサ３４ （１）出力を
分周比−フ０−夕１０２の値で分−周し、その出力を前
記比較器２８（／Ｊ他方の比較入力に供給−Ｊ−るグロ
グラマプル分周躇３６、でイＩ□４成さ）している。
第１図の周波数シンセサイザは、分周比データ１０２の
値を、＋１！ｌ整することに工；） Ｐ Ｌ Ｌ ｊｉ
ｂ号１０６の周波数を大まかなステップ（基準信号１、
ＯＯり周波数）で指だすることができ、このとき周波
数データ１０４の値を調整することに、Ｃりこの人１か
在周波数スラーツゾ内で−［：り＋Ｙｉｌがなｒ、＞’
を位周波数毎ＶＣＰ Ｌ ｉ、ｒ信号１０６の周波数を
指定）゛ることができる。
値を、＋１！ｌ整することに工；） Ｐ Ｌ Ｌ ｊｉ
ｂ号１０６の周波数を大まかなステップ（基準信号１、
ＯＯり周波数）で指だすることができ、このとき周波
数データ１０４の値を調整することに、Ｃりこの人１か
在周波数スラーツゾ内で−［：り＋Ｙｉｌがなｒ、＞’
を位周波数毎ＶＣＰ Ｌ ｉ、ｒ信号１０６の周波数を
指定）゛ることができる。
以上の第１図従来装置ａｐこは、）４波数の安定度を高
めることがむずかしいという欠点があり、更に、スジリ
アス抑制という観点からも好１しくなく、そしてスワロ
−カウンタ方式などが採用される場合には使用できない
とい・ノ不都合があった。
めることがむずかしいという欠点があり、更に、スジリ
アス抑制という観点からも好１しくなく、そしてスワロ
−カウンタ方式などが採用される場合には使用できない
とい・ノ不都合があった。
本発明は上よシ従来の課題に鑑みて為されたものであり
、そり目的は、周波数の安定度を＾くすることができか
つスズリアスケイｊ効に防止することかできるとともに
安価で小型に構成するすることができるＰ Ｌ Ｌ周波
数シンセサイザ全提供することにある。
、そり目的は、周波数の安定度を＾くすることができか
つスズリアスケイｊ効に防止することかできるとともに
安価で小型に構成するすることができるＰ Ｌ Ｌ周波
数シンセサイザ全提供することにある。
上１；［３目的全達成するために、本考案は、周波数デ
ータにより指定される周波数で発振する基準発振）（金
イ・；１１えそＱ発振周波数に応じた周波数の基準イー
１号を発生する基壁信号発生手段と基準信号を一方の入
力とする位相比較器と、位相比較？（出カケ入力するロ
ーパスフィルタとロー・ξスフィルタ出力電Ｌｌ：、に
、Ｊ：ｖ出力周波数がｎ：：Ｊ靜さｆする電Ｈ−制６’
＋１１発振器と、”ｆｉｎ Ｌ制御発振器出力全分周す
るプログラマブル分周器と、プログラマブル分周器の分
周比を設定する分周比データ発生″？、→とを含み、分
周器出力を位相比較器の他方の人力と［７、？Ｉ’ Ｉ
ｔ ｌｌｉ制御発振器出力を出力とする１） Ｌ Ｌ周
波数シンセ−リイザにおいて、基準信号の周波数全設定
する）、’ｊＪ波数データ発生器と、周波数ｆ−タケＦ
ｊＪ ｔ：ｌｙ分周比で除算−Ｔる演算器と、演算？に
の出力アータケ１）／Ａ変換するＩ）／Ａ変Ｌ”！ ｊ
Ｓと全設け、Ｉ）／Ａ変換躇の出力を基準信号発生手段
へ入力して基準信号の周波数全設定することを特徴と゛
する。
ータにより指定される周波数で発振する基準発振）（金
イ・；１１えそＱ発振周波数に応じた周波数の基準イー
１号を発生する基壁信号発生手段と基準信号を一方の入
力とする位相比較器と、位相比較？（出カケ入力するロ
ーパスフィルタとロー・ξスフィルタ出力電Ｌｌ：、に
、Ｊ：ｖ出力周波数がｎ：：Ｊ靜さｆする電Ｈ−制６’
＋１１発振器と、”ｆｉｎ Ｌ制御発振器出力全分周す
るプログラマブル分周器と、プログラマブル分周器の分
周比を設定する分周比データ発生″？、→とを含み、分
周器出力を位相比較器の他方の人力と［７、？Ｉ’ Ｉ
ｔ ｌｌｉ制御発振器出力を出力とする１） Ｌ Ｌ周
波数シンセ−リイザにおいて、基準信号の周波数全設定
する）、’ｊＪ波数データ発生器と、周波数ｆ−タケＦ
ｊＪ ｔ：ｌｙ分周比で除算−Ｔる演算器と、演算？に
の出力アータケ１）／Ａ変換するＩ）／Ａ変Ｌ”！ ｊ
Ｓと全設け、Ｉ）／Ａ変換躇の出力を基準信号発生手段
へ入力して基準信号の周波数全設定することを特徴と゛
する。
以下図面に基づいて本考案に係るｉ’ ｒ、 ｒ、周波
数シンセサイザの好適な実施例全説明する。
数シンセサイザの好適な実施例全説明する。
第２図には本発明に係る周波数シン（τザイーヂの好適
な実施例が示され、第１図と同一 または相当する部材
には同一符号を付してぞｉ％らの説明は省略する。
な実施例が示され、第１図と同一 または相当する部材
には同一符号を付してぞｉ％らの説明は省略する。
本発明では周波数データ発生回路１８から出力される周
波数データ１０４が基準信号発生手段１０に供給さハ２
て基準信号１．００の発振周波数を決め、この基準信号
１００とｌ） Ｌ Ｌ分周比データ１０２とに、【つて
Ｐ Ｉ、Ｌループ１４内でＰ Ｔ、、 Ｌ信号１０６の
周波数が決定さＪする。
波数データ１０４が基準信号発生手段１０に供給さハ２
て基準信号１．００の発振周波数を決め、この基準信号
１００とｌ） Ｌ Ｌ分周比データ１０２とに、【つて
Ｐ Ｉ、Ｌループ１４内でＰ Ｔ、、 Ｌ信号１０６の
周波数が決定さＪする。
木う３明の基準信号発生手段１０は発振周波数調整器５
２、発振素子４２、発振器４４から成り、場合に応じ、
例えば周波数データ１０４ｃｍ）を予めＡ倍（人は整数
）したときは、発振器４４の発振出力を分周する分周？
＋’ｎ ４６ 金加えＺ）が、第２図の実施例は加えた
場合を示−！。こ（υｔｔｉ→こ、・ト′太）Ａ’４１
′Ｕ ’Ｉ；’、周ｉ、ｌシ数ｊ゛−タ１０４衾分１・
’ｉＪ １ｔ ＠ｉ’ −夕１０２にでょっ゛Ｃｒ２昶
゛）テる演算に謙４８、イー’（ｓ ３’ｌ−、’ｔ＋
４８の出力音１’） ｆＡ ｆ ％−Ｊ−るＴ） ／
Ａ変換’ｆ、：ｊ ５０．１．） ／ Ａ ｆ Ｊ＠
ｊ！Ｒ５ｏ ｖ ＋ｒＸ流電［五出力によってｔｉｉ
Ｊ ｉ：１．： ）’ｂ ４１ｉ’； ％子４２ ｃＱ
）ｔ Ｉｋ 周波１ｊｌ ’ｆｃ ＲＬ’Ｊ 整Ｔ
ル）、１１奴−数調整Ｊｔｖ ５２を有１′る。
２、発振素子４２、発振器４４から成り、場合に応じ、
例えば周波数データ１０４ｃｍ）を予めＡ倍（人は整数
）したときは、発振器４４の発振出力を分周する分周？
＋’ｎ ４６ 金加えＺ）が、第２図の実施例は加えた
場合を示−！。こ（υｔｔｉ→こ、・ト′太）Ａ’４１
′Ｕ ’Ｉ；’、周ｉ、ｌシ数ｊ゛−タ１０４衾分１・
’ｉＪ １ｔ ＠ｉ’ −夕１０２にでょっ゛Ｃｒ２昶
゛）テる演算に謙４８、イー’（ｓ ３’ｌ−、’ｔ＋
４８の出力音１’） ｆＡ ｆ ％−Ｊ−るＴ） ／
Ａ変換’ｆ、：ｊ ５０．１．） ／ Ａ ｆ Ｊ＠
ｊ！Ｒ５ｏ ｖ ＋ｒＸ流電［五出力によってｔｉｉ
Ｊ ｉ：１．： ）’ｂ ４１ｉ’； ％子４２ ｃＱ
）ｔ Ｉｋ 周波１ｊｌ ’ｆｃ ＲＬ’Ｊ 整Ｔ
ル）、１１奴−数調整Ｊｔｖ ５２を有１′る。
ケよパ、本実施例１ｃおい１、分周比データ１０２は上
位周波数桁？指定フ翼）ものＣあり、また周波数データ
１（）４ ？−Ｊ−Ｔ−位／、ｉＪ波？１．４１ｊを指
定するもｑノで、：Ｆ＋す、ぞｉｔらσ）プ°−タ値は
首々ｎ、Ａｍに＝Ｃ表わＪ−ものとし、−ま４−Ｉ Ｐ
Ｌ Ｉ、 ｆ、ｉ号１０６’＆ｆＯにで表わｆものと
−ｒる。−上鮎分周器４Ｇは１にで分周を行石うことが
でき、ぞして演算器４８は上にでト、１？−金？」ろ冒
）ことができ、周波数調整ン）：；！□５２に４．・け
る単ＩＱ Ｊ、′、’ｌ波数ｉｉ”Ｎ・）１□川１１け
△ｆにて表わへハ、るものとす・イ）・ ＊ ”ｊ： ＭＩｉ例の周波数ンン七すイザは以上の４
１・￥成か１−）成り、以Ｆ”ｆ−： Ｃ’）作用を説
明−ｊる。
位周波数桁？指定フ翼）ものＣあり、また周波数データ
１（）４ ？−Ｊ−Ｔ−位／、ｉＪ波？１．４１ｊを指
定するもｑノで、：Ｆ＋す、ぞｉｔらσ）プ°−タ値は
首々ｎ、Ａｍに＝Ｃ表わＪ−ものとし、−ま４−Ｉ Ｐ
Ｌ Ｉ、 ｆ、ｉ号１０６’＆ｆＯにで表わｆものと
−ｒる。−上鮎分周器４Ｇは１にで分周を行石うことが
でき、ぞして演算器４８は上にでト、１？−金？」ろ冒
）ことができ、周波数調整ン）：；！□５２に４．・け
る単ＩＱ Ｊ、′、’ｌ波数ｉｉ”Ｎ・）１□川１１け
△ｆにて表わへハ、るものとす・イ）・ ＊ ”ｊ： ＭＩｉ例の周波数ンン七すイザは以上の４
１・￥成か１−）成り、以Ｆ”ｆ−： Ｃ’）作用を説
明−ｊる。
ｌニア″Ｙ−１グラマブルヅ１周器３６Ｇ・こは分周比
データ＋０２が供ｍｌさｔｌ７、プＬｆｆグンノブル分
周米３６の出力が位相比較型２８において基準信号１０
０と比較されるので１本実施例では、ＰＩ、Ｌ（ｉ、８
号１０６の周波数はこれら信号］ ００，１０２に↓り
決定さｔｌ、このため、Ｐ Ｌ Ｉ、基準信号１００の
周波数をｆＡにて表わ−ｒとＰ Ｔ、 Ｌ信号１０６の
周波数ｆｏけｆＡＸ ｎにて表わされる周波数となる。
データ＋０２が供ｍｌさｔｌ７、プＬｆｆグンノブル分
周米３６の出力が位相比較型２８において基準信号１０
０と比較されるので１本実施例では、ＰＩ、Ｌ（ｉ、８
号１０６の周波数はこれら信号］ ００，１０２に↓り
決定さｔｌ、このため、Ｐ Ｌ Ｉ、基準信号１００の
周波数をｆＡにて表わ−ｒとＰ Ｔ、 Ｌ信号１０６の
周波数ｆｏけｆＡＸ ｎにて表わされる周波数となる。
一方周波数データ１０４ｒ、ｔ＠算器４８において土に
除算されＩ） ／ Ａ変換器５０によって直流電圧化さ
れて周波数調整回路５２１／Ｉ：供給される。
除算されＩ） ／ Ａ変換器５０によって直流電圧化さ
れて周波数調整回路５２１／Ｉ：供給される。
このときｒ【、４算器４８の出力デ〜りＨ： Ａｍにて
表わされる。そして、前記周波数Ｗ、■整器５２の出力
によって発振素子４２の発振周波数がその定常周波数（
１）／′Ａ変換器５０の出力電圧が００ときの発振周波
数）ｆｒからずｉ％、この結果、発振器４４の発振周波
数けｆｒ＋ＡＢ１．ａ、］ にて表わ１ される周波数となる。このため、基準信号１００の周波
数ｆＡは−（ｆ ｒ ＋ ””’ ）にて表わされるＡ
ｎ 周波数となり、この周波数の基準信号１００が位相比較
層２８の一方の入力に供給される。
表わされる。そして、前記周波数Ｗ、■整器５２の出力
によって発振素子４２の発振周波数がその定常周波数（
１）／′Ａ変換器５０の出力電圧が００ときの発振周波
数）ｆｒからずｉ％、この結果、発振器４４の発振周波
数けｆｒ＋ＡＢ１．ａ、］ にて表わ１ される周波数となる。このため、基準信号１００の周波
数ｆＡは−（ｆ ｒ ＋ ””’ ）にて表わされるＡ
ｎ 周波数となり、この周波数の基準信号１００が位相比較
層２８の一方の入力に供給される。
Ｐ Ｌ Ｔ、出力信号１０６の周波数ｆｏはプログラマ
ゾル分周？、’Ｌ ３６ Ｅｔｃ （（−って１倍され
１（、後、位相比較Ｈ＜２ｓの他方の人力に供給される
ので、その周波数ｆｏは÷。ｆ ｒ −＋−ｍへｆにて
表わされる周波数となる１、 以」−の動作４で取り１とめて説明すると以下の様ＶＣ
’ｌる。すなわら％Ｐ Ｌ Ｌループ１４のおお才かな
周波数は分局比データｎ′ｌｆ：変えることにより、］
１ち準信シ）発生手段１０の定常周波数（ム）のステッ
プで変化シフ、また、周波数データ１０１０４（’ｃ変
えることによってＰ Ｌ Ｌ出力信号１０６の周波数ｆ
ｏは前ＭＬ定常周波数圧ステップエ１１１１かなステッ
プで変化すＺ）。
ゾル分周？、’Ｌ ３６ Ｅｔｃ （（−って１倍され
１（、後、位相比較Ｈ＜２ｓの他方の人力に供給される
ので、その周波数ｆｏは÷。ｆ ｒ −＋−ｍへｆにて
表わされる周波数となる１、 以」−の動作４で取り１とめて説明すると以下の様ＶＣ
’ｌる。すなわら％Ｐ Ｌ Ｌループ１４のおお才かな
周波数は分局比データｎ′ｌｆ：変えることにより、］
１ち準信シ）発生手段１０の定常周波数（ム）のステッ
プで変化シフ、また、周波数データ１０１０４（’ｃ変
えることによってＰ Ｌ Ｌ出力信号１０６の周波数ｆ
ｏは前ＭＬ定常周波数圧ステップエ１１１１かなステッ
プで変化すＺ）。
以に説明した様に１．ｆ−発Ｑｌｉによれば、従来装置
と同様にＰ Ｌ Ｌの基本周波数、ｒ′、すに１号かな
ステップで周波数設定全行なうことができる。
と同様にＰ Ｌ Ｌの基本周波数、ｒ′、すに１号かな
ステップで周波数設定全行なうことができる。
な、し、周波数データｌ ０４ （ｍ）を場合Ｖ′Ｃ工
りＡ倍−する（１）は、粋おまかｆｒ、変化ステツノ゛
會μとできるためて、、Ａ＝１でもよく、このときは分
周器４６（徒省略できる。寸た、心安とさシ１．る発振
回路はノー（−準１、■弓・発生手段１０日に１ケのみ
設ければよいので、高い周波数安定度を（４）ることか
容易にでき、また信号ぶが１ケ所のみであるのでスプリ
アスに関゛支る′侍性全向−ヒさせることができる。更
に、本発明にＪ、ハば、回路溝成を一簡略化することが
でき、従って製造コス）ｋ低減することができると共に
回路の占有スペースを減少さｂることができる。
りＡ倍−する（１）は、粋おまかｆｒ、変化ステツノ゛
會μとできるためて、、Ａ＝１でもよく、このときは分
周器４６（徒省略できる。寸た、心安とさシ１．る発振
回路はノー（−準１、■弓・発生手段１０日に１ケのみ
設ければよいので、高い周波数安定度を（４）ることか
容易にでき、また信号ぶが１ケ所のみであるのでスプリ
アスに関゛支る′侍性全向−ヒさせることができる。更
に、本発明にＪ、ハば、回路溝成を一簡略化することが
でき、従って製造コス）ｋ低減することができると共に
回路の占有スペースを減少さｂることができる。
そし７て、木発す１］に、、ｍ ｆ’Ｌば、演算器４８
において周波敬デ・−Ｊ １０４は分周比データ１０２
にて除１贋さｉｌ、るので、ＰＬＬ出力信号１０６の周
波数を周波数データ１０４による設定レンジ＋７］で直
線的にエリ細かくステップ変化させるこ、１−ができる
。
において周波敬デ・−Ｊ １０４は分周比データ１０２
にて除１贋さｉｌ、るので、ＰＬＬ出力信号１０６の周
波数を周波数データ１０４による設定レンジ＋７］で直
線的にエリ細かくステップ変化させるこ、１−ができる
。
なｊ、・、前記実施例においてＡ Ｘ ｍ、 Ａ Ｘ
ｍ／’ｎなどの演算処理はデジタル回路にて行なうこと
モｉｚるいはマイクロゴンピュ〜りなどで行なうことも
可能であり、−また、前記ｍとｎは桁上げ、桁下げ時に
関連さ→することも、あるいは全く別に設定することも
げ能である。
ｍ／’ｎなどの演算処理はデジタル回路にて行なうこと
モｉｚるいはマイクロゴンピュ〜りなどで行なうことも
可能であり、−また、前記ｍとｎは桁上げ、桁下げ時に
関連さ→することも、あるいは全く別に設定することも
げ能である。
以」二説明しｆｒ一様に、本発明ＶＣよれば、基準ノ＝
なる清本周波ン、父のレンジ内でより細かなステップに
てＩ’Ｉ、Ｌ周波数ケ設定することができ、周波数シン
セサイザの周波数安定度全高めるととも（てそのスプリ
アス特ｆｌＩ−全改善ノーることができ、その回路構成
ｋ ｆ；’＋Ｉ略化してコスト及びスペース金減少さ、
仕ることができる。丑た、本発明方式の周波数シンセサ
イザばＰ Ｌ Ｌループ内にミキサ全行たないのでスワ
ロ−カラ／り方式が採用さ７Ｆ１．た通信機にも用いる
ことができる。
なる清本周波ン、父のレンジ内でより細かなステップに
てＩ’Ｉ、Ｌ周波数ケ設定することができ、周波数シン
セサイザの周波数安定度全高めるととも（てそのスプリ
アス特ｆｌＩ−全改善ノーることができ、その回路構成
ｋ ｆ；’＋Ｉ略化してコスト及びスペース金減少さ、
仕ることができる。丑た、本発明方式の周波数シンセサ
イザばＰ Ｌ Ｌループ内にミキサ全行たないのでスワ
ロ−カラ／り方式が採用さ７Ｆ１．た通信機にも用いる
ことができる。
第１図は従来装置の回路構成図、第２図は本了１．：
ｔ＋１３に係る周波〈タシンセザイザの好適な実施例を
示す回路構成１ン］である。 １０けＰＬＬ基準信号発生手段、１２は発振回路、１４
けＰ Ｔ、 Ｌループ、２８け位相比較器、３２けＶＯ
ｏ、３６はプログラマブル分周器。 ４２は発振素子、４４は発振？＋’Ｅｓ４６は分周器。 ４８ばｉ？ｔ ｆｆｋ、５０はＤ／Ａ変換藷、５２は周
波数調整器、１００ば基準信号、１０２は分周比データ
、１０４は周波数データ、１０６はＰ Ｔ、、 Ｌ出力
信号である。 特許出願人 トリオ株式会社
ｔ＋１３に係る周波〈タシンセザイザの好適な実施例を
示す回路構成１ン］である。 １０けＰＬＬ基準信号発生手段、１２は発振回路、１４
けＰ Ｔ、 Ｌループ、２８け位相比較器、３２けＶＯ
ｏ、３６はプログラマブル分周器。 ４２は発振素子、４４は発振？＋’Ｅｓ４６は分周器。 ４８ばｉ？ｔ ｆｆｋ、５０はＤ／Ａ変換藷、５２は周
波数調整器、１００ば基準信号、１０２は分周比データ
、１０４は周波数データ、１０６はＰ Ｔ、、 Ｌ出力
信号である。 特許出願人 トリオ株式会社
Claims (2)
- （１） 基準信号を発生する基準信号発生手段と、基
準信号を一方の入力とする位相比較器と、位相比較器出
力全入力するローパスフィルタとローノ？スフイルタ出
力電圧により出力周波数が制御される電圧制御発振ｄべ
と、電圧制御発振滞出力金分周するプログラマブル分周
器と、プログラマブル分周器の分局比を設定する分周化
データ発生ｇＪとを含み、分局詣出力を位相比較器の他
方の入力とし、電圧制作発振器出力を出力とするＰＬＬ
周波数シンセサイザにおいて、基準信号の周波数を設定
する周波数データ発生器と、周波数データ全前記分周比
で除算する演ｑＸ器と、演算？封の出力データをＤ ／
Ａ変換するＤ ／ Ａ変換器とを設け、Ｄ ／ Ａ変
換器の出力を基準信号発生手段へ入力して、基準信号の
周波敷金設定することを特徴とするＰ Ｔ、 Ｌ周波数
シンセサイザ。 - （２） 前記周波数データは予めＡ倍（Ａは整数）さ
れており、かつ前記基準信号発生手段は可変リアクタン
ス素子、発振回路、１／人分周器から成ること全特徴と
する特許請求の範囲（１）記載のＰ Ｔ、 Ｔ、周波数
シンセサイザ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154018A JPS5943634A (ja) | 1982-09-06 | 1982-09-06 | Ｐｌｌ周波数シンセサイザ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57154018A JPS5943634A (ja) | 1982-09-06 | 1982-09-06 | Ｐｌｌ周波数シンセサイザ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5943634A true JPS5943634A (ja) | 1984-03-10 |
Family
ID=15575104
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57154018A Pending JPS5943634A (ja) | 1982-09-06 | 1982-09-06 | Ｐｌｌ周波数シンセサイザ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943634A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219027A (ja) * | 1983-05-27 | 1984-12-10 | Yaesu Musen Co Ltd | Ｐｌｌ回路 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412209A (en) * | 1977-06-28 | 1979-01-29 | Alps Electric Co Ltd | Pll tv tuner |
| JPS58165427A (ja) * | 1982-03-26 | 1983-09-30 | Yaesu Musen Co Ltd | Ｐｌｌ発振器制御回路 |
-
1982
- 1982-09-06 JP JP57154018A patent/JPS5943634A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5412209A (en) * | 1977-06-28 | 1979-01-29 | Alps Electric Co Ltd | Pll tv tuner |
| JPS58165427A (ja) * | 1982-03-26 | 1983-09-30 | Yaesu Musen Co Ltd | Ｐｌｌ発振器制御回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59219027A (ja) * | 1983-05-27 | 1984-12-10 | Yaesu Musen Co Ltd | Ｐｌｌ回路 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6064272A (en) | Phase interpolated fractional-N frequency synthesizer with on-chip tuning | |
| AU2003260874A1 (en) | Voltage-controlled oscillator presetting circuit | |
| US4303893A (en) | Frequency synthesizer incorporating digital frequency translator | |
| Xiu et al. | Flying-adder fractional divider based integer-N PLL: 2nd generation FAPLL as on-chip frequency generator for SoC | |
| JPS6116623A (ja) | 信号発生器 | |
| CA2381094A1 (en) | Rational frequency synthesizers | |
| EP0454917B1 (en) | Frequency synthesiser | |
| US5945881A (en) | PLL frequency synthesizer with K multiplication in addition to division for subtraction of phase noise | |
| JPS5943634A (ja) | Ｐｌｌ周波数シンセサイザ | |
| JPH03284083A (ja) | サンプリングクロック発生回路 | |
| JP6584330B2 (ja) | 周波数シンセサイザ | |
| JPH05122068A (ja) | 周波数シンセサイザ | |
| JP2001237700A (ja) | 位相同期ループ回路 | |
| JP3792955B2 (ja) | 周波数シンセサイザ及び装置 | |
| JPS5918757Y2 (ja) | Ｐｌｌ回路使用の周波数シンセサイザ | |
| JP2834740B2 (ja) | 周波数シンセサイザ | |
| JPH10285027A (ja) | Ｐｌｌ発振回路 | |
| JP2788807B2 (ja) | ルビジウム原子発振器 | |
| JPH05343990A (ja) | シンセサイザ発振回路 | |
| JPH04138722A (ja) | Ｐｌｌ集積回路装置 | |
| JP2005033581A (ja) | フラクショナル−ｎ方式の位相同期ループ形周波数シンセサイザ | |
| JPH05122066A (ja) | 周波数シンセサイザ | |
| JPS6333739B2 (ja) | ||
| JPH0374930A (ja) | 位相制御型発振装置 | |
| JPH03273710A (ja) | 半導体装置 |