JPS5943524A - 半導体装置の製造方法および製造装置 - Google Patents

半導体装置の製造方法および製造装置

Info

Publication number
JPS5943524A
JPS5943524A JP15391582A JP15391582A JPS5943524A JP S5943524 A JPS5943524 A JP S5943524A JP 15391582 A JP15391582 A JP 15391582A JP 15391582 A JP15391582 A JP 15391582A JP S5943524 A JPS5943524 A JP S5943524A
Authority
JP
Japan
Prior art keywords
pellet
wafer
manufacturing
type
bonding
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP15391582A
Other languages
English (en)
Inventor
Isamu Yamazaki
勇 山崎
Michio Tanimoto
道夫 谷本
Tsutomu Mimata
巳亦 力
Yuji Ikeda
雄次 池田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP15391582A priority Critical patent/JPS5943524A/ja
Publication of JPS5943524A publication Critical patent/JPS5943524A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Die Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は多品種の半導体装置も′同・−のい費ラインで
自段目的に組立製造することができる半導体装置の製造
方法および製造装置1′(に(I4するものであζ)。
近年の半導体装置は益々その品4’+IIが増える傾向
にあり 1ltlJ造工場側でもこれに411ia l
−た設6H1,を設ける必要がある。この場合、加工部
材の種別すl、(わち各品種又は奢り造条件の4i1t
 l’t’iに夫々対しf;’; する(す数の専用型
製造装(R?設けることh響a−に15え[)1+るが
、多品押少h(生灯゛の場合には製品に苅し、−〔膜化
が大規模になりすき、設(佑コストや股fii’fスペ
ースの上からも好ましくはない、 このため、第二の方法とし℃、その一部を2 j+!す
ることにより多品か1(又はlj1′!111条件のわ
1(類の異なる半導体装置に対応できろ汎月1型製造装
置P¥シで設けることが考えられろ。この装(ν′(に
よオ(げ、1台の製造装置におけるh造うイ/に多品種
の半導体装置を混ぜて流しても、11シ造装置は多品1
11(に夫々対応した所定の作築り行なうことができる
ので、設111aコストベ)設備スペースの点で州〜)
で有利なものとなる。
しかしt、r、がl’、、従叶2のこの梱のα・シ造装
置では。
各品悼に苅すイ)へt(造装h″+1側の各部の変更N
−その動作のグ°5更に際し5作竿者(人間)がライン
上にある半導体装置の品111i %ニ一つずつ或いは
ロフト毎に?111iiμした+でごilに対I・iζ
す7.)ように各部を手操作に゛〔変更する」:うにし
たものCある。このため、半導体装IMtの製造な自動
化する際の障害になると共に1人手?介在さ已ることに
よる製造効率の低トー、設定のi!l操作による信頼性
の低ト、製造コスト高等の111(々の開用が生じるこ
とになるーしたが−で本づ6明の[1的は、多品F1(
の半導体装置な同一の1四造ライ/で自動的に組立てる
ことができ、これにより製造効率の向上、信頼性の向上
および製造コストの低減夕図ることができる半導体装1
6の製侍方r7.:および製造装置を提供することにあ
るう このよう1.c目的な化1戊するために本発明は、ライ
ン−ヒな移動される半導体装置の品挽詔識又は製造売件
の障!別をτJ’ /、Cい、この紹り′匈結果に拮づ
いて製造装置F(の各部をその品柚又&!、製造Φ件に
対応1゜て自動的に変更、設定しながら財1侍する方法
である。
また1本発明は各工程の4専造装に1に、坐導(本装置
、 R’(成t′11(品又は製清用i′17エ↓tの
品f)1(や種別な訂シ識する認識手段と、各品種又は
柑(別に灼1必した」ソ造kYjfよい得るように装置
の動作午(’l’を清拭的。
m気的或いはその11i2の方法により変更、設定する
手段と、 )fiJ記品セlj又は梱別紹11手段の出
力にノ1(づい゛〔変りj、設定手段な作動する制街1
手段とを・備えるようにしたものである。
以下1本発明を図示の実癲例により説明するう第1図は
本発明を樹脂封止型半導体装r′Cの製造」−1稈、つ
まり複数の素子を桝目状に形成したつ工−ハかも夫々の
素子なハンケージ封止し2てII・【ll々の半導体装
1’i ’x:製造するまでの上程に適用tまた((1
]゛テrある。先ず、この後」l稈の概略を′N’A明
する。
il+  複数の半導体素子を桝目状に形成したウェー
ハな、そのウェーハ寸法に最114は寸法のキャリア治
t1に貼イqするう (2)  ウェーハに形成された素子の方形マj法(ペ
レソトザイス) w 員詔1.. 、キャリア治具上の
ウェーハを桝目状に切1ljt t、或いは切り込みな
入れる(ダイシング)、、ダイシング完了後、ウェー・
・を洗浄しかつ乾燥する。
+31  切離された素子(ベレット)の品種を・II
′合紹の上、予め宇N゛)もれた肝・ドフレームk +
゛JO択し′にれにベレットを固着すイ)(ペレットホ
ンディング)。
固着にAI2ペーストに用いたとぎにはAgペーストベ
ークケ行l柔う。
(4;  リー ドフレーノ、形状とペレットの品種を
硝詔σ片ヒ両者間にワイヤボンディングを行!よう。終
了後、外観←’xitなイJ’ l、f、う、(51所
要のl/ノン利、パッケージ寸法、同形状に1、Th、
じてモールトロ1〕はう。
(6)モー・ルドにより形成されたノくツケ・〜ジのキ
ュアベーク、テストサイクル、′アルカリ洗!V1ik
ヤゴな5、。
(7)  リードル−ムの形状に1心じてフレーム部の
切断、リード部の成形を行ない、その後、 六FEIl
ディッグ等に」リリード部に半11.16でコーティン
グオろ。
(8)  バック゛−ジ、リード部等の外M’ P 徨
k ?r /、r: 5 *(9)形成された半導体装
置の品fitり・硝紹(7,これを品種毎に選別した上
で・マーヤングを行lL:い、かつマーク検査、マーク
のベークな行fr 5 。
fl O+  以−ヒノ工#AK:r−r) 完riq
すhりf導体HYtkniI記したマーク等によ−゛(
1jll別l〜、夫々をケースに収納するう 次に1以上の各工程に16ける杢・発明の小、ll造方
法を説明する。
+1.1  ウェーハはその外径\1法を検出し、−(
これ4・Ty)人力されたデータと比較し、この比較〆
1・らウェー・・の品種又は1lll @i (外径 
1t、Hさなど)を紹オ・夜する。モし−C2貼付装置
のノ\ノドリ/グ部X′キャリア治具な夫々好適lLも
のに変咀また(」、選択シフ、その」二でウェーハタキ
ャリアiY?J↓に貼ずく4する。キャリア治具に識別
マークな付し、そのマークとウェーハの品種を対応する
ことでキャリア治J↓にl内められるウェー・・の品f
i1.神別が判定可能とlIるつ(2)  キャリア治
具上のウエーノ・は、その一部に形成されたマークによ
っ(も晶411(を判別でき、又前記11)のキャリア
治具の識別マークな利用しても判別できイ)、←1[え
ば公知のパターン認識装置によってこのマークへrN:
!イ識すイ)ことにより、このマークと一体的に形成さ
れた各素子の縦横寸法(ベレ、ットザイズ)な検出゛C
ぎイ)、この場合、各素子間のスクライブライ/ヲ1η
接検出してもよい。このようにして検出した後、この寸
法をキャリア治具支持テーブルの制A1間段に人力して
その送すビノチ量な決定し、Qf適なダイシングを・行
な−・てウェーハを桝目状に切IUi L或いは切り込
みを入れる。
(S引 各素子なベレットとして形成[また後、これを
11固′づつコレットにで吸着してパッケージベースど
してのリードフレ・・)・に搬送す7.y、、このとき
ベレットの一部バターフ(MIXパッドを含む)の特徴
やベレットの外1ヒ寸法や一部に形成したマーク又はウ
ェーハ貼トJ治具の識別マークな検出する等により、こ
のベレットの品種又は4J1別を認識し。
これに対1・しするリードフレームタ複蛾柚の甲から選
択し′Cボンディングステージ」−にセットすイ)う回
詩にコレットもベレット、7.窟1(に対応するものめ
tj’i++41(されろ。また1品1)1(によつ′
CはAgペースト恰をリードフレームに塗布゛4る王(
呈を入れろつ141  ベレットが固着さ才またリート
フレーノ、の一部に股げたマ・−りや目iJ記ペレ・ノ
ドの1゛ケ徴又はベレットポンディ7グ後に使われるリ
ードフレーノ、収納ケースに付けた識別マークを412
IilしCベレット又はベレットとリードフレーノ・の
品1ilt (、/ N%M別しベレットのFIE f
llriバッド位置やロー ドフレームのリード(t7
. li”/シでti’+’t Rij I、 、これ
に対応するようにワイヤボンダの1′1゛動力j−ぺ〕
各部のコントロー・ル用ン7トを変更し、ポンディ/グ
ツ−/しの水平、上ト0各方向の作動ゾログラノ、やボ
/ディングφ11坦、湛度9時間7jどう7般定(−で
ワイヤポンプ゛イングをyj’ t、c 5゜この場合
、ベレットの晶セ1(の紹Bib fjL M 工程の
ベレットボンダ゛のNUN結果な利P11シてもよ(・
うまな。
ワイヤボンディング後には各晶神に対1+i>して予N
)シ己炉≠させていlこデータにハづいて、ボー月−位
置ずれ。変形等の夕1時検査を行/、C’)。
(0)  リ・−ドフレームまたはベレットの品種を前
工程におけると同様に認識し、かつ対応1−るモールド
型り選択[2てそこへ被モールド体等を搬送し。
トランスフアで一ルド等によりレジンモールドしてパッ
ケージを形O(す41 (6)モールド後、名品l111に好適lL売件でキュ
アベーク、テストザ・イクル、アルカリ洗滌を行なう。
(7)モールドされたパッケージ本体の外側に位置する
リードフレームの・一部やパッケージ本体の形状の詔織
、或いはlJi■々−1−1程の認識結果によりリード
フレームの切断成形を行ない、特にリードなりIP型の
ように折曲し或いはFPP型の」、5に略真1θ、状p
1客とする、また、その品種に1ノhζじた姿シ)でパ
ッケージ4< r−トを懸吊支持し、半111ディップ
等の半[[1コ〜ラーイングな行i、r 5゜(8)同
様に?!Ibれた品種の認識によりパッケージ本体の外
観や各IJ −ドの外観の検査な行!よい、更に選別す
る。
(9)前上程により選別された各半導体装置り予め記録
さけたデー・夕と照合し、対応するマーフケ選択してマ
ーキングff:行ない、史に形成したマークな検出り、
/)・つこれをフィードパyり12て1原合すること妊
よりマークの適否を硝t3すイ)、、確島後にべ一りを
行なう。
([(I パッケージに形成されたマークを認識するこ
とにより1品種に対応1〜たテストプログラノ・に切替
え、Fν[定のデストを行な−て品fllを再確認(検
査)の+1名品種のケースに搬送してこれ本−収納する
選別工程で使用される製品収納治具に対1−.℃も。
識別マークな例けることにより前工程より流れできた製
品の品種と同識別マークの対応な予ダ) nシ! f(
¥することにより1選別工程のデスドブログラム等の製
造条件設定の自動化が可「11シとlIるっ以上のよう
に5本発明方法′ひは1種々の−1,稈において半導体
装置の品種なtq識し7かつこれに7・jトドする処理
り自動的に変更9選41<シで行なっているので、作業
者が一々装置の各部のV定、鎚史を杓なう必娑はなく、
これにより製造効率の向上や信相性の向上を1旬イ)こ
とがひきる。
次に1本発明の具体的な実施(Eを説明する。
第2図はウェー・・のタイクングが完了された時点から
ワイヤボンディングな完成するまでの装置構成図であり
、 rJil述し7た工程131 、141に相当する
構成図であイ)。図に↑れ・で、ダ・fシンクが完Tさ
れたウェーハ1はキャリア治具2と共にステージ3七に
載置され、各ベレット4【11 ft−4づつコレ・ソ
ト5により中継デープル6上に搬送される。中継テーブ
ル6上には品種認識手段としてのI ’l’ Vカメラ
7を設置しておりペレット40表面を撮像して■極バッ
ドパターンや一部に形成したマークを検415L、これ
す託識部8において予め人力したデータと比較すること
によりこのペレット40品梱な認識ずろ。
この認識1+4果は制御部9を介してペレットボンダl
Oの変更、設定手段であるコレットセレクタ11、!:
!J−ドフレームセレクタ12に入力され。
このペレット4に適合するコレット13とリードフレー
ム14が選41<される。そして、透析された+7− 
ドア L/−A l 4はボンディノダステーシ15上
に、セットされ1選択されたコレラ)13は中111:
デーブル6上に移動ししベレット4な吸着する。
更ニ、コレット13はボ/ディンゲスデージ15上にペ
レット4夕搬送し、リードフレーム14」−にこれな押
し付は或いはスクラブしてペレットを固着する。このと
き、必要ならばAgペースト等?リードフレーム14.
J二に滴トしでおく。
ペレットボンディングの完Tされたリードフレーム、つ
まり半導体構体16は吹上ui4のワイヤボンダ17の
中継テーブル18に搬送されろ。ワ・fヤボンタ−17
は第3図に合わせて一例紮示すように、積197配置し
たXテーブル19とYテーブル2〇−)二にボンディン
グヘッド21を′備え、このヘッド21は[ヤ[開デジ
タルヘッドにしCffl 1ljX t、てボンディン
グアーム22を支持しているう即ち、ボンディングアー
ノ・22はその乱部紮上下に架設した送りねじ23に螺
合さ一ヒ、この送りねじ23なベルト手段24’f介し
てモニタ25で回転することにより上下に移動できる。
このポンディ/グアーノ・22の先端にはボンディング
ツール26を固設してワイヤ27ffJ’を押支f、ν
している。28.29は夫々Xモータ、Yモータである
。一方、ボンディングステージ:40はθ作!l1lr
iR34によりθ方向に作動できるようにi/り成する
と共に、・一部にはリードフレーム送り(虐借、(6を
設けてj&す、この送り機構36のストローク量は複数
段階に切替できるよう1CL、でいる、そして、前記中
給・テーブル18の上方に配置1.た品種認識手段とし
てのl i’ Vカメラ31はF!K 81部32を介
してマイクロコンピュータ等を含む制御部33に接続し
、かっこの制御部:う3にはtiI記Xモータ28.Y
モータ29.モータ24.θ作動aftl?ff 34
 、リードフレーム送り機構(駆動モータ)31り夫々
接続している。
したが−で、中継テーブル18上に搬送された半導体組
立体16は、ITVカメラ3HCて表面を撮像されA”
+4図に示すように、ペレット4の一部に形成したマー
ク4a、リードフレーム14の一部に形成したマーク1
4a、ベレット4の電極ハツト4bの配設パターン、リ
ードフレーム14に形成したタブ14bやリード14C
の旧状の一部等を認識部32に十6けるパターンiイ(
識作用のDti<用により検出し、この検出結果%r予
め記憶させたデータと比較してその晶柚な認識する。こ
の紹鯖部32からの信号にまり品1iftを認識すると
制御部33は千の品種に対応するワイヤポンディング午
件信号を多数の中から澱択して前記各部に送出する。し
たがって、送り機構36はリー ドフレーム14のピッ
チに相当するピッチ移動を行l工ってリードフレームな
送り作動する、また、同時に制御部:33の出力に基づ
いてXモータ2B、Yモータ29、史にθ作動機構34
は共働してボンディングツール26の水平方向の位置を
決定しかつこれ紮水平移動させ、更にモータ25の回1
1.+は送りねじ23髪介してボンディングアーム22
、即ちボンディングツール26を上′F!IIIJさせ
る。これにより、ボンディングステージ30」二に移動
されてきた中導体購体に適合するワイヤボンデインゲタ
全自動的に行なうことができろうなお、ワイヤボンダの
ボンディングヘッドがカム式の場合には、多数用意した
カッ、の−〆〕なi市択して作動aせ、’;)ようにし
てもよい。
ワイヤボンディングが完Tされた竿導体附体16は中継
テーブル35かも次工程の外r、!検査工程へ[」され
ること(C/よる。
以」二、ベレットボンダとワイヤボンダにおいて具体例
をnヤ明したが、他σ月:稈にj+4いでも大略同様に
各」、程を行lLうことができ7−1゜ここで、前15
1″Cはリードフレームを使用【−たレジンモールド型
の!1′−導体装置の場合であるが、セラミックバヴヶ
ージ等、他のパッケージ構造のものにも同様に適用でき
ろう すなわち1本発明は、製造ライン上ゲ移動されてくる枚
数4i1f 4’lの亡1つ導体装置又はそのff、7
成部品又は製造用治工具の品種又は製造条件の違いによ
って区分されるイ511別を検出し、この検出結果に基
づいて製造ライ/上に配置された峙造装置の動作条件を
、その品f!li又は4’+i(別に対応して自動的に
変更。
設定して吐殉lL+Lを行/;c ’)ことを特徴とす
る半導体装置の製造方法。
2、半導体装置17のリードフレームやベレット又ハそ
のR’を成部品又は製造用治工具に晶相i6 又はぞの
Vイf条件が種別i」能な程度にコード化された識別マ
ークなhグけこの識別マーク%: hi /JI して
その品n1(又は、製造条件の種別り認識しでlzるも
のであろうまた。半導体装置のリードフレーム・又は半
導体装置のu・1成n((品又はv′!造用治工F(の
各部の形状X゛ベレツト上形成され/こ■極9回路9品
種名N)そのOjLのパターンの配列や形状に関する特
徴又はベレットの外形寸法な検出して品種若しくは製造
条件の誉・)(別な認識してなるものであろうまた1本
発明を文、製造ライン−トを移動さitてくる複数相(
類の半導体装置又はその構成部品又は小11造用治工具
の晶相(又は製造条件の違いによって区分される種別り
認識する認識1・段と、R11記各品種又は種別に刈L
16した製造り行ない得るようにn’l it24史造
ラインー1−二に配+12された製造装置の動作条件り
機械的、 1′11気的或いはその他の方法により変更
、設定する手段と。
ff1J紀州識手段の出方に基づいてF(+J記変更、
設定手段を作動する制御手段とを備えたことを特徴とす
る半導体装置の製造装置?Y0 5、認識手段は透過光2反射光などの>’C7紮利用し
た光’flt、変換手段若しくは、磁気を利用しill
l俗気に変携する手段により、2値化されたコードな読
取る手段又は物体の形状な検出する手段又は■’I’ 
Vカメラ等を用いたパタ・−ン認識手段を具備してなる
ものであ7−1.。
また、制御子+gr l土各品セ1(又)j、 97!
!造φ件の違いに対1心する情報を予め記憶し、かつ詔
誠手段の信号によりFJIJ記各tr’を報内から対応
するものを貧択し得るように構成しでlfるものである
以上のことからあきらかのごとく本発明は、複数個の詩
造工tldへ7経て?1を導体装置な構造する牛導体装
麿の駅J 6 )J法であって、製造ライン上り移動さ
れてくる加工部イオの411(別を(ii2/II L
、この検ujM果に基づいてト造うイン上に配F(さね
た製造装置の動作売件な、その411(別に対応して自
動的に設定して半導(+!8置の1+t+造を′7丁な
うことな特徴とする半導体装16の脂性方法ひある。ま
た1本発明は。
製造ライン上を移動されてくる如上部材の種別な認識す
るI?i ilが手段と、製造ライ/上に配置さ才また
半導体装置([1!4造用の製造(治と、niJ記詔識
認識の111力に対j・し、して前記軸造機の動作条件
り補正する補正手段と、前記捕i1:、q’段の出力に
対litメし”CD:J記製造伎1を制σitする制御
手段とを具備しでいろことな特徴とする半導体装置の製
造装置N、でキ)す、特(・て。
紹尻手段はパター7訂?賎を行fr 5ものである。
以上のように本弁明の半導体装ti’/の製造方法によ
れば、移動されてくる半導体』{i置の品fIll認識
シフjf、Cい、このI・3綱侶r”t !M V’二
乱づいて駆す造装Mの各音1んなその品種に対応して自
動的に変更、設定しながら製造を行fgうので、多品種
の半導体装置を同−jitQ造ライ/に流した場合にも
作業者が一々各製造装置;iの各部の変更、設定も・行
なう−I不要ははく、製造効率の向にな図4)と共に作
業者のミスによる誤製造も生じることはfLり信頼性の
向上が図れ、しかもこれらによ、−て製造コストの低減
を達成することが′Cきるう また1本発明の半導体装置のφすへ装置によれば、半導
体装置の品種な認識する認識手段と、各品抑に対++5
; したIIJ造を行ない得ろように装關の各部を機械
的、11E気的或いはその(lj4の方法により変更。
設定する手rニドと、13iJi¥IL品fil(認識
手段の出力に基づい゛C変更+ ;4′に定手段を作動
する制御手段とを備えているので、多品fflのご1′
導体装置;′Vな同一ラインで製造する本発明方法をi
J能にし、 OiJ述した本発明の効果り実現すること
ができろう
【図面の簡単な説明】
@1図は本発明方法の全体上程図。 −第2図は一部の工程の部Y成図。 第3図はワイヤボンダの斜視ti7成図。 第4図+1、リードフレームの,−h面図である。 1・・・ウェー・ハ,4・・ベレノト,4a・・マーク
。 7・・・l’l’Vカメラ.8・・・認識部5 9・・
・制御部。 10・・・ベレノトボ/タ.11・・コレットセレクタ
。 l2・・・リードフレーノ.セレクタ.13・・・コレ
ット。 l4・・・IJ − トフし/−ム,14a・・マーク
,16・・・半導体組立体,17・・ワイヤボンダ、1
9・・・Xテーブル.20・・・Yテーブル.21・・
・ボンディングヘソド,22・・・ボンディングアーム
,25・・・モータ。28・・・X壬一タ% 29・・
・Yモータ,30・・・ボンディ/ジスデージ,:−l
i・・・I ’I’ Vカメラ,32・・・L′ノ胸部
.:J,:3・・・制御部2;34・・θ作町機t71
 、 36・・・送り機{1・輩。 代理人 弁理士  沖 111  利 幸・゛、′気・ 第  l  図 第  2  図

Claims (1)

    【特許請求の範囲】
  1. 1、  R1’(数11−4のli# Mr工程を経て
    半導体装置をツリ造する半導体装[1°7の(1・り遣
    方法であって、シJ首1tライン上を#動さ才じ(くイ
    )加工部材のNi別を検出し1、このDO/、Ll &
    ’i、!l!: K J、I;づイテ(iiQ Ifi
     ラ(7,17,f’:、配IFjされたq+u造装置
    dの動作子11な、そのflit別に対1+i:、: 
    I、て自動的に設定して半導体装置の1傳造り行なうこ
    とな特徴とする半導体舖仙;°VのIIIv造方失う2
    、製造ライン上促千δ動されてくる加工部材の(11(
    別な招1熾するI4i’l識手段と、製ljエライン上
    に配置された半導体装置I′’(!ll専用の(1+1
    7造(鵡と、前記d3識手段の出力に対1・ISl、て
    niJ記製造機の動作条件を補正する補正手段ど、 R
    iJ記捕「[ミ手段の出力に対応して前記製造(憂1を
    制θ11する制h+u q=段とを珪イηHしているこ
    とを特徴ど′シる?1チ導体゛博置の製造装置4つ3 
    組織手段はパター7に:i識な?jなうものである特i
    f”t’ Ni’J求のd・■囲+”it 2 JC−
    i記載の半導体装置の触造装(鰭、。
JP15391582A 1982-09-06 1982-09-06 半導体装置の製造方法および製造装置 Pending JPS5943524A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP15391582A JPS5943524A (ja) 1982-09-06 1982-09-06 半導体装置の製造方法および製造装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP15391582A JPS5943524A (ja) 1982-09-06 1982-09-06 半導体装置の製造方法および製造装置

Publications (1)

Publication Number Publication Date
JPS5943524A true JPS5943524A (ja) 1984-03-10

Family

ID=15572878

Family Applications (1)

Application Number Title Priority Date Filing Date
JP15391582A Pending JPS5943524A (ja) 1982-09-06 1982-09-06 半導体装置の製造方法および製造装置

Country Status (1)

Country Link
JP (1) JPS5943524A (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214743A (ja) * 1990-01-19 1991-09-19 Nec Corp 半導体装置の製造システム
JPH0422141A (ja) * 1990-05-17 1992-01-27 Nec Corp 半導体素子組立装置
JPH05257944A (ja) * 1992-03-11 1993-10-08 Nec Corp 生産品名による製造条件決定方法
KR100574584B1 (ko) * 2003-05-31 2006-04-27 한미반도체 주식회사 반도체 패키지 제조공정용 절단 및 핸들러시스템
TWI411056B (zh) * 2007-02-09 2013-10-01 Hanmi Semiconductor Co Ltd 半導體封裝之製造系統及其製造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147974A (en) * 1976-03-31 1977-12-08 Toshiba Corp Manufacture of semiconductor device
JPS533165A (en) * 1976-06-30 1978-01-12 Toshiba Corp Wire bonding apparatus
JPS568836A (en) * 1979-07-03 1981-01-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacturing system for semiconductor device
JPS57160139A (en) * 1981-03-28 1982-10-02 Nec Home Electronics Ltd Manufacture of semiconductor device

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS52147974A (en) * 1976-03-31 1977-12-08 Toshiba Corp Manufacture of semiconductor device
JPS533165A (en) * 1976-06-30 1978-01-12 Toshiba Corp Wire bonding apparatus
JPS568836A (en) * 1979-07-03 1981-01-29 Chiyou Lsi Gijutsu Kenkyu Kumiai Manufacturing system for semiconductor device
JPS57160139A (en) * 1981-03-28 1982-10-02 Nec Home Electronics Ltd Manufacture of semiconductor device

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03214743A (ja) * 1990-01-19 1991-09-19 Nec Corp 半導体装置の製造システム
JPH0422141A (ja) * 1990-05-17 1992-01-27 Nec Corp 半導体素子組立装置
JPH05257944A (ja) * 1992-03-11 1993-10-08 Nec Corp 生産品名による製造条件決定方法
KR100574584B1 (ko) * 2003-05-31 2006-04-27 한미반도체 주식회사 반도체 패키지 제조공정용 절단 및 핸들러시스템
TWI411056B (zh) * 2007-02-09 2013-10-01 Hanmi Semiconductor Co Ltd 半導體封裝之製造系統及其製造方法

Similar Documents

Publication Publication Date Title
TW461232B (en) Method and apparatus for feeding component, and method and apparatus for mounting component
CN106494074A (zh) 一种丝网印刷版的制备方法
JPS5943524A (ja) 半導体装置の製造方法および製造装置
JPS61501539A (ja) 集積回路ダイの反転装置
CN219180507U (zh) 一种整流模块封装结构
US20190221538A1 (en) Semiconductor structure
CN206877825U (zh) 一种功率电感自动组装设备
CN205846192U (zh) 基站天线中钣金件的安装结构
CN101226915B (zh) 封装基板及其制造方法
CN105957853A (zh) 一种整流桥焊装结构及其制作工艺
CN107507783A (zh) 用于重组晶圆的测试系统及其方法
CN209981193U (zh) 真空吸附治具
CN216250640U (zh) 多型号通用封装产品测试座
CN218321885U (zh) 一种羽绒服领子一次成型模板
JP3300264B2 (ja) 半導体チップ認識方法
JPS6250977B2 (ja)
CN205028895U (zh) 一种桥式整流器框架
Tsai et al. Development of a pre-mold lead-frame for multi-row QFN package
TW575953B (en) Manufacturing method of integrated circuit package
Amiruddin et al. Soft solder die attach in small outline discrete packages for both reliability and cost breakthrough
JPH0514518Y2 (ja)
JPH0474448A (ja) ワイヤボンディング方法及びワイヤボンダ
JPS59229828A (ja) 半導体チツプの接着方法
Boyd TAB packaging at Hewlett-Packard
JPS62239519A (ja) モノリシツク集積回路