JPS5943093B2 - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5943093B2 JPS5943093B2 JP11826579A JP11826579A JPS5943093B2 JP S5943093 B2 JPS5943093 B2 JP S5943093B2 JP 11826579 A JP11826579 A JP 11826579A JP 11826579 A JP11826579 A JP 11826579A JP S5943093 B2 JPS5943093 B2 JP S5943093B2
- Authority
- JP
- Japan
- Prior art keywords
- sealing material
- semiconductor device
- pattern
- manufacturing
- forming
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/02—Containers; Seals
- H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
Description
【発明の詳細な説明】
本発明はＤＩＰ（Ｄｕａｌ−ＩｎｌｉｎｅＰａｃｋａｇ
ｅ）に半導体素子を気密封止した半導体装置の封止方法
に関するものである。
ｅ）に半導体素子を気密封止した半導体装置の封止方法
に関するものである。
〒般的なＤＩＰは、第１図にその模型的要部断面図を示
すように、矩形の窓５をもつ壁部材４を設けた半導体素
子２の収容容器１に前記半導体素子２を収容して、封止
材６を介して蓋部材Ｔにより気密封止した構造をもつ。
すように、矩形の窓５をもつ壁部材４を設けた半導体素
子２の収容容器１に前記半導体素子２を収容して、封止
材６を介して蓋部材Ｔにより気密封止した構造をもつ。
なお３は外部端子で８はボンディングワイヤー、９はボ
ンディングパッドである。次に第２図に前記壁部材４の
被固着面に前記封止材６を従来のパターンで固着形成し
た場合の模型的平面図を示す。第２図かられかるように
前記壁部材４には矩形窓５が設けられているため前記ボ
ンディングパッド９が前記矩形の窓５を通して見えてい
る。
ンディングパッドである。次に第２図に前記壁部材４の
被固着面に前記封止材６を従来のパターンで固着形成し
た場合の模型的平面図を示す。第２図かられかるように
前記壁部材４には矩形窓５が設けられているため前記ボ
ンディングパッド９が前記矩形の窓５を通して見えてい
る。
前記封止材６の固着形成の従来のパターンは、第２図の
様に前記矩形の窓５の周辺部に沿つて帯状になつており
、しかもパターンの内側の辺１１は前記矩形の窓５と同
様の形、つまりその四辺が角度（９０度）をもつて連絡
している。前記封止材６が上記従来のパターンで固着形
成されていると、前記蓋部材７を前記封止材６の上にの
せて密着するよう圧力を加えて、加熱（約４００゜Ｃ）
して前記封止材６を軟化させる際に、前記封止材６のパ
ターンの四隅の部分に第３図に示す様に封止材のたまり
１２が形成される。その結果該封止材のたまり１２を介
してボンディングワイヤー８間を短絡させたり、さらに
前記封止材のたまり１２が飛び散つて前記半導体素子２
上に付着して、前記半導体素子２の配線（図示せず）間
を短絡させたりするということが起る。なお前記封止材
のたまり１２は前記封止材６のパターンの四隅以外の部
分にも形成されるが、前記四隅の部分は他の部分に比べ
て、前記封止材６が軟化されて外部にはみ出そうとする
圧力が強いため、主に前記四隅の部分に前記封止材のた
まり１２が形成されるのである。本発明は上記従来の欠
点を除去し、前記封止材のたまり１２が前記封止材６の
パターンの四隅に形成されないようにすることを目的と
するものである。
様に前記矩形の窓５の周辺部に沿つて帯状になつており
、しかもパターンの内側の辺１１は前記矩形の窓５と同
様の形、つまりその四辺が角度（９０度）をもつて連絡
している。前記封止材６が上記従来のパターンで固着形
成されていると、前記蓋部材７を前記封止材６の上にの
せて密着するよう圧力を加えて、加熱（約４００゜Ｃ）
して前記封止材６を軟化させる際に、前記封止材６のパ
ターンの四隅の部分に第３図に示す様に封止材のたまり
１２が形成される。その結果該封止材のたまり１２を介
してボンディングワイヤー８間を短絡させたり、さらに
前記封止材のたまり１２が飛び散つて前記半導体素子２
上に付着して、前記半導体素子２の配線（図示せず）間
を短絡させたりするということが起る。なお前記封止材
のたまり１２は前記封止材６のパターンの四隅以外の部
分にも形成されるが、前記四隅の部分は他の部分に比べ
て、前記封止材６が軟化されて外部にはみ出そうとする
圧力が強いため、主に前記四隅の部分に前記封止材のた
まり１２が形成されるのである。本発明は上記従来の欠
点を除去し、前記封止材のたまり１２が前記封止材６の
パターンの四隅に形成されないようにすることを目的と
するものである。
そしてこの目的は本発明によれば、半導体装置の壁部材
の被固着面に、封止材のパターンの内側の各辺が角度を
もたずに弧状をなして連絡するよう前記封止材を固着形
成して、封止する工程を含むことを特徴とする半導体装
置の製造方法を提供することにより達成される。
の被固着面に、封止材のパターンの内側の各辺が角度を
もたずに弧状をなして連絡するよう前記封止材を固着形
成して、封止する工程を含むことを特徴とする半導体装
置の製造方法を提供することにより達成される。
以下本発明の一実施例を図面により詳細に説明する。
第４図は本発明の一実施例を説明するための図である。
第４図に示す様に、壁部材４に固着形成されている封止
材６のパターンが第２図に示す従来例の前記封止材６の
パターンと異なる点は、従来例の前記パターンの内側の
辺１１の短辺（外部端子３の並ぶ辺と垂直方向の辺）に
該当する部分が、１３の様に弧状をなし、従来例の前記
内側の辺１１の長辺（外部端子の並ぶ辺に平行な辺）に
該当する部分と角度をもたずに連絡していることである
。この様なパターンで前記封止材６を固着形成すること
により、前記パターンの内側には第３図に示した様な封
止材のたまり１２が形成されやすいパターンの四隅が存
在しなくなる。
第４図に示す様に、壁部材４に固着形成されている封止
材６のパターンが第２図に示す従来例の前記封止材６の
パターンと異なる点は、従来例の前記パターンの内側の
辺１１の短辺（外部端子３の並ぶ辺と垂直方向の辺）に
該当する部分が、１３の様に弧状をなし、従来例の前記
内側の辺１１の長辺（外部端子の並ぶ辺に平行な辺）に
該当する部分と角度をもたずに連絡していることである
。この様なパターンで前記封止材６を固着形成すること
により、前記パターンの内側には第３図に示した様な封
止材のたまり１２が形成されやすいパターンの四隅が存
在しなくなる。
従つて従来例の如く前記封止材のたまり１２によるボン
デイングワイヤ一８間の短絡や、前記封止材のたまり１
２が飛び散ることによる半導体素子２の配線（図示せず
）間の短絡を防ぐことができる。また、本発明の封止方
法は従来の封止工程を変えずに単に前記封止材６のパタ
ーンを変えるだけで実施できる。なお第４図は本発明の
一実施例にすぎず、前記パターンの内側の各辺が角度を
もたずに弧状をなして連絡するよう前記封止材６を固着
形成すれば、いずれのパターンの形状であつても上記と
同様の効果が得られる。上記説明した様に本発明によれ
ば、半導体素子の収容容器の壁部材４に、封止材６のパ
ターンの内側の各辺が角度をもたずに弧状をなして連絡
するよう、前記封止材６を固着形成することにより、封
止工程で蓋部材７により気密封止するため前記封止材６
を軟化させた際に、前記封止材６が内側にはみ出してあ
るいは飛び散ることによる、ボンデイングワイャ一８間
や半導体素子２の配線（図示せず）間の短絡を防ぐこと
ができる。
デイングワイヤ一８間の短絡や、前記封止材のたまり１
２が飛び散ることによる半導体素子２の配線（図示せず
）間の短絡を防ぐことができる。また、本発明の封止方
法は従来の封止工程を変えずに単に前記封止材６のパタ
ーンを変えるだけで実施できる。なお第４図は本発明の
一実施例にすぎず、前記パターンの内側の各辺が角度を
もたずに弧状をなして連絡するよう前記封止材６を固着
形成すれば、いずれのパターンの形状であつても上記と
同様の効果が得られる。上記説明した様に本発明によれ
ば、半導体素子の収容容器の壁部材４に、封止材６のパ
ターンの内側の各辺が角度をもたずに弧状をなして連絡
するよう、前記封止材６を固着形成することにより、封
止工程で蓋部材７により気密封止するため前記封止材６
を軟化させた際に、前記封止材６が内側にはみ出してあ
るいは飛び散ることによる、ボンデイングワイャ一８間
や半導体素子２の配線（図示せず）間の短絡を防ぐこと
ができる。
第１図は本発明における半導体装置の構造を説明するた
めの模型的要部断面図、第２図及び第３図は従来例を説
明するための図、第４図は本発明の一実施例を説明する
ための図。 １：半導体素子の収容容器、２：半導体素子、３：外部
端子、４：壁部材、５：壁部材の矩形の窓、６：封止材
、７：蓋部材、１１：封止材のパターンの内側、１３：
弧状。
めの模型的要部断面図、第２図及び第３図は従来例を説
明するための図、第４図は本発明の一実施例を説明する
ための図。 １：半導体素子の収容容器、２：半導体素子、３：外部
端子、４：壁部材、５：壁部材の矩形の窓、６：封止材
、７：蓋部材、１１：封止材のパターンの内側、１３：
弧状。
Claims (1)
- １ 矩形の窓をもつ壁部材を設けた半導体素子の収容容
器に該半導体素子を収容した後、封止材を介して蓋部材
により気密封止してなる半導体装置の製造方法において
、前記壁部材の被固着面に、封止材のパターンの内側の
短辺が凹状の弧状をなし、直線状の長辺と角度をもたず
に連絡する該矩形の窓より大きな内側寸法の封止材を固
着形成して、封止する工程を含むことを特徴とする半導
体装置の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11826579A JPS5943093B2 (ja) | 1979-09-14 | 1979-09-14 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP11826579A JPS5943093B2 (ja) | 1979-09-14 | 1979-09-14 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5642358A JPS5642358A (en) | 1981-04-20 |
| JPS5943093B2 true JPS5943093B2 (ja) | 1984-10-19 |
Family
ID=14732346
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP11826579A Expired JPS5943093B2 (ja) | 1979-09-14 | 1979-09-14 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5943093B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018114434A1 (de) | 2017-06-19 | 2018-12-20 | Toyota Jidosha Kabushiki Kaisha | Fahrzeugunterkonstruktion |
-
1979
- 1979-09-14 JP JP11826579A patent/JPS5943093B2/ja not_active Expired
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102018114434A1 (de) | 2017-06-19 | 2018-12-20 | Toyota Jidosha Kabushiki Kaisha | Fahrzeugunterkonstruktion |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5642358A (en) | 1981-04-20 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0169241A4 (en) | METHOD FOR FORMING HERMETICALLY CLOSED ELECTRICAL APPLICATION LADDER. | |
| JPS61198769A (ja) | 混成集積回路 | |
| JPS6348183B2 (ja) | ||
| JPS5943093B2 (ja) | 半導体装置の製造方法 | |
| JPS589585B2 (ja) | デンシブヒンヨウリ−ドフレ−ム | |
| JPS6056297B2 (ja) | 集積回路素子の気密実装構造 | |
| JPH01257361A (ja) | 樹脂封止型半導体装置 | |
| JP2633557B2 (ja) | 樹脂封止型集積回路装置 | |
| JPH10242381A (ja) | 複数のｉｃチップを備えた密封型半導体装置の構造 | |
| JPH02105557A (ja) | 樹脂封止型半導体装置 | |
| JPH067575Y2 (ja) | 気密端子 | |
| JPS5994447A (ja) | ガラスシ−ル型半導体装置 | |
| JPH01318259A (ja) | 混成集積回路装置 | |
| JPH03273667A (ja) | 樹脂封止型混成集積回路 | |
| JPS6218049Y2 (ja) | ||
| JPH0462942A (ja) | 半導体装置 | |
| JPS5710960A (en) | Semiconductor package | |
| JPH04168760A (ja) | 半導体装置用パッケージ | |
| JPH01186660A (ja) | 半導体素子用容器 | |
| JPS59152650A (ja) | 半導体装置 | |
| JPH01215049A (ja) | 半導体装置 | |
| JPH01187959A (ja) | 樹脂封止型半導体装置 | |
| JPH06112348A (ja) | ハイブリッド回路 | |
| JPH02181460A (ja) | 半導体装置 | |
| JPS6327039A (ja) | 半導体装置 |