JPS594291A - 利得制御装置 - Google Patents
利得制御装置Info
- Publication number
- JPS594291A JPS594291A JP57113524A JP11352482A JPS594291A JP S594291 A JPS594291 A JP S594291A JP 57113524 A JP57113524 A JP 57113524A JP 11352482 A JP11352482 A JP 11352482A JP S594291 A JPS594291 A JP S594291A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- current
- signal
- circuit
- bias
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N5/00—Details of television systems
- H04N5/44—Receiver circuitry for the reception of television signals according to analogue transmission standards
- H04N5/52—Automatic gain control
- H04N5/53—Keyed automatic gain control
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Processing Of Color Television Signals (AREA)
- Control Of Amplification And Gain Control (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
産業上の利用分野
本発明はカラーテレビカメラの信号処理回路に用いるこ
とができる半導体集積回路に適した利得制御装置に関す
るものである。
とができる半導体集積回路に適した利得制御装置に関す
るものである。
従来例の構成とその問題点
色ストライブフィルタを使用して空間変調された後に光
電変換した高周波信号と、色ストライプフィルターによ
り変調を受けずに光電変換した低域信号とから色信号を
得る構成のカラーテレビカメラでは、前記高周波信号が
撮像管のガンマ特性や、ビームランディング特性の影響
を受けて発生する問題点を解決する為に各種の補旧回路
が一般に使用さ几る。例えば、前記高周波信号と、低域
信号との光電変換特性の不一致を補正する為に、第１図
に示す利得制御回路を使用する。回路について簡単に説
明すると次の様になっている。コンデンサＣ＋ｉ通して
入力さ几た高周波信号は、増幅器４によって所定のレベ
ルにまで増幅４几た後に、コンデンサＣ２によって交流
成分のみ次段の利得制御回路に入力される。利得制御回
路は、定電流源トランジスタＱ１． Ｑ２と、交差接続
形の差動増幅器Ｑｓ 、 Ｑａ 、 Ｑｓ 、 Ｑ６と
、負荷抵抗Ｒ５により構成されている。定電流源トラン
ジスタの一方Ｑ１には、直流電流と、前述のコンデンサ
Ｃ２を介して入力された高周波信号分電流が重畳されて
いる。差動増幅器を構成するトランジスタＱｓｒＱ６０
ベースは接続されて、基準バイアスが加えら几ており、
トランジスタＱ４． Ｑｓのベースモ同様に接続して制
御信号が入力さ几ている。トランジスタＱ＋ｉ流れる直
流電流と信号電流の重畳電流を、トランジスタＱｓ 、
Ｑ４の差動トランジスタにより、制御信号に応じて負
荷抵抗Ｒ５に流し、負荷抵抗Ｒ５にて゛電圧変換さ几て
、出力端子７より次段へ送出している。この時出力端子
７の直流電位が制御信号によって変動するのを防止する
為に、定電流トランジスタＱ１を流几る直流ポＮ、金、
差動トランジスタＱｓ、Ｑ６により制御信号に応じて、
負荷抵抗に流し、前記、Ｑ５．Ｑ４の差動トランジスタ
により負荷抵抗に流れる直流電流の和を常に一定に保つ
構成となっている。抵抗” ＋ Ｒ２゜Ｒｓ 、 Ｒａ
はバイアス用抵抗８に示すｖｌはベースバイアス、端子
６は利得制御回路の基準電圧入力端子、端子６は制御信
号入力端子である。
電変換した高周波信号と、色ストライプフィルターによ
り変調を受けずに光電変換した低域信号とから色信号を
得る構成のカラーテレビカメラでは、前記高周波信号が
撮像管のガンマ特性や、ビームランディング特性の影響
を受けて発生する問題点を解決する為に各種の補旧回路
が一般に使用さ几る。例えば、前記高周波信号と、低域
信号との光電変換特性の不一致を補正する為に、第１図
に示す利得制御回路を使用する。回路について簡単に説
明すると次の様になっている。コンデンサＣ＋ｉ通して
入力さ几た高周波信号は、増幅器４によって所定のレベ
ルにまで増幅４几た後に、コンデンサＣ２によって交流
成分のみ次段の利得制御回路に入力される。利得制御回
路は、定電流源トランジスタＱ１． Ｑ２と、交差接続
形の差動増幅器Ｑｓ 、 Ｑａ 、 Ｑｓ 、 Ｑ６と
、負荷抵抗Ｒ５により構成されている。定電流源トラン
ジスタの一方Ｑ１には、直流電流と、前述のコンデンサ
Ｃ２を介して入力された高周波信号分電流が重畳されて
いる。差動増幅器を構成するトランジスタＱｓｒＱ６０
ベースは接続されて、基準バイアスが加えら几ており、
トランジスタＱ４． Ｑｓのベースモ同様に接続して制
御信号が入力さ几ている。トランジスタＱ＋ｉ流れる直
流電流と信号電流の重畳電流を、トランジスタＱｓ 、
Ｑ４の差動トランジスタにより、制御信号に応じて負
荷抵抗Ｒ５に流し、負荷抵抗Ｒ５にて゛電圧変換さ几て
、出力端子７より次段へ送出している。この時出力端子
７の直流電位が制御信号によって変動するのを防止する
為に、定電流トランジスタＱ１を流几る直流ポＮ、金、
差動トランジスタＱｓ、Ｑ６により制御信号に応じて、
負荷抵抗に流し、前記、Ｑ５．Ｑ４の差動トランジスタ
により負荷抵抗に流れる直流電流の和を常に一定に保つ
構成となっている。抵抗” ＋ Ｒ２゜Ｒｓ 、 Ｒａ
はバイアス用抵抗８に示すｖｌはベースバイアス、端子
６は利得制御回路の基準電圧入力端子、端子６は制御信
号入力端子である。
以上説明した様な（ロ）路をＩＣ化する場合に、回路の
集積度を上げることや、入出力端子を有効に使用する為
に、例えば第２図のように構成することができる。第２
図は、第１図の増幅器４と利得制御回路を１１結した構
成である。第１図と同一物は同一番号を付しておく。コ
ンデンサｃｌ介して人力さ几た篩周彼信号は、エミッタ
間を抵抗Ｒ３ａで接続さ几た差動トランジスタＱ５０．
Ｑｊｌ ［より増幅さ几て、カレントミラーを形成す
るトランジスタＱ３４ 、 Ｑ３５及び、抵抗Ｒ３５，
Ｒｓ６に介して、負荷抵抗Ｒ１によって賦圧変換さｎて
次段利得制御回路の入力信号となる。この時トランジス
タＱ１のベース電位がトランジスタＱ２のベース電位と
同電位になる様に、前記負荷抵抗Ｒ１に流れる電流を１
言号覗流分だけにする為に、カレントミラーＱ３ｓのコ
レクタ電流の内、直流電流分だけを流す定電流源として
、抵抗Ｒ５７，）ランジスタＱ３６ ｆ使用している。
集積度を上げることや、入出力端子を有効に使用する為
に、例えば第２図のように構成することができる。第２
図は、第１図の増幅器４と利得制御回路を１１結した構
成である。第１図と同一物は同一番号を付しておく。コ
ンデンサｃｌ介して人力さ几た篩周彼信号は、エミッタ
間を抵抗Ｒ３ａで接続さ几た差動トランジスタＱ５０．
Ｑｊｌ ［より増幅さ几て、カレントミラーを形成す
るトランジスタＱ３４ 、 Ｑ３５及び、抵抗Ｒ３５，
Ｒｓ６に介して、負荷抵抗Ｒ１によって賦圧変換さｎて
次段利得制御回路の入力信号となる。この時トランジス
タＱ１のベース電位がトランジスタＱ２のベース電位と
同電位になる様に、前記負荷抵抗Ｒ１に流れる電流を１
言号覗流分だけにする為に、カレントミラーＱ３ｓのコ
レクタ電流の内、直流電流分だけを流す定電流源として
、抵抗Ｒ５７，）ランジスタＱ３６ ｆ使用している。
この時、トランジスタＱｓｂのコレクク電流と、Ｑ３５
のコレクタ電流とを同電流にする為に前記差動増幅器の
定電流源全構成するトランジスｐ Ｑ３２ 、 Ｑｓｓ
のベースバイアスは、トランジスタＱ５６と同一にする
と共に、エミッタ抵抗Ｒ３２，Ｒｓｓは、エミッタ抵抗
Ｒ５７と同一にしている。
のコレクタ電流とを同電流にする為に前記差動増幅器の
定電流源全構成するトランジスｐ Ｑ３２ 、 Ｑｓｓ
のベースバイアスは、トランジスタＱ５６と同一にする
と共に、エミッタ抵抗Ｒ３２，Ｒｓｓは、エミッタ抵抗
Ｒ５７と同一にしている。
しかしながら、こｎらの抵抗値と、トランジスタ特性を
完全に同一にすることは不可能で、必らずバラツキが生
じて、電流値が異なると共に、トランジスタＱ” ｖ
Ｑ３５で構成するカレントミラーのミラー比も同様に素
子のバラツキで１とすることが不可能である。このよう
な素子のバラツキにより、前記負荷抵抗Ｒ５は信号電流
と共に直流電流が流ｎることになり、トランジスタＱｊ
、Ｑ２のベースバイアスに電位差が生じる。このベース
を位のバラツキは、第１図でも説明したように、利得制
御回路の出力端子７の直流電位変動になる。第３図の信
号波形例を用いて説明すると次のようになっている。第
３図ａは、トランジスタＱ１のベースに入力さ扛る増幅
された高周波信号であり、この高周波信号の直線性を補
正する為に、第３図すに示す制御信号により利得制御す
る訳であるが、トランジスタＱ１とＱ２のベース電位が
アンバランスになっていると、それぞれのトランジスタ
を流れる電流値が異なる為に、制御回路の出力信号は、
第３図Ｃに示すように、直流電位の変動、つ１シ制御信
号成分のも几込みが生じる。このもれ込みを除去して、
第３図ｄに示すような正常な信号にする為には、被制御
信号と、制御信号との周波数帯域が異なる場合には、フ
ィルターで分離できるが、同一の帯域では分離が不可能
となり、カラーテレビカメラの出力画像に悪影響を及ぼ
すことになる。
完全に同一にすることは不可能で、必らずバラツキが生
じて、電流値が異なると共に、トランジスタＱ” ｖ
Ｑ３５で構成するカレントミラーのミラー比も同様に素
子のバラツキで１とすることが不可能である。このよう
な素子のバラツキにより、前記負荷抵抗Ｒ５は信号電流
と共に直流電流が流ｎることになり、トランジスタＱｊ
、Ｑ２のベースバイアスに電位差が生じる。このベース
を位のバラツキは、第１図でも説明したように、利得制
御回路の出力端子７の直流電位変動になる。第３図の信
号波形例を用いて説明すると次のようになっている。第
３図ａは、トランジスタＱ１のベースに入力さ扛る増幅
された高周波信号であり、この高周波信号の直線性を補
正する為に、第３図すに示す制御信号により利得制御す
る訳であるが、トランジスタＱ１とＱ２のベース電位が
アンバランスになっていると、それぞれのトランジスタ
を流れる電流値が異なる為に、制御回路の出力信号は、
第３図Ｃに示すように、直流電位の変動、つ１シ制御信
号成分のも几込みが生じる。このもれ込みを除去して、
第３図ｄに示すような正常な信号にする為には、被制御
信号と、制御信号との周波数帯域が異なる場合には、フ
ィルターで分離できるが、同一の帯域では分離が不可能
となり、カラーテレビカメラの出力画像に悪影響を及ぼ
すことになる。
この様に、素子のバラツキによって生じる利得制御回路
のバイナス回路の電位誤差は、回路ブロック間の直結を
妨げる要因となり、ＩＣの集積度？上げる為に必要とな
る入出力端子数を削減できないことや、制御信号のも九
により画質を劣化させる欠点を有している。
のバイナス回路の電位誤差は、回路ブロック間の直結を
妨げる要因となり、ＩＣの集積度？上げる為に必要とな
る入出力端子数を削減できないことや、制御信号のも九
により画質を劣化させる欠点を有している。
発明の目的
不発明は上記欠点を除去し、電流源の直流バイアスのバ
ラツキを補償することができる半導体集積回路に適した
利得制御装置全提供することを目的とする。
ラツキを補償することができる半導体集積回路に適した
利得制御装置全提供することを目的とする。
発明の構成
本発明は映像信号がブランキング期間に有する直流電位
と基準電位との誤差全検出する比較回路と、この比較回
路の出力信号により前記映像信号の直流電位を制御する
電圧制（財）回路とによって構成ざ、ｆ′したバイアス
回路を有することを特徴とするものである。
と基準電位との誤差全検出する比較回路と、この比較回
路の出力信号により前記映像信号の直流電位を制御する
電圧制（財）回路とによって構成ざ、ｆ′したバイアス
回路を有することを特徴とするものである。
実施例の説明
以下本発明の実施例を図面を参照して説明する。
第４図に示すようにコンデンサＣｓ ｆ通して入力さｎ
た信号は、エミソク間奮抵抗Ｒ２４に介して接続された
差動トランジスタＱ２ｏ、Ｑ２１にエリ増幅さ几た後、
トランジスタＱ２４ 、 Ｑ２５、抵抗Ｒ２５，Ｒ２６
で構成さｎた力Ｖントεラーを経て、次段利得制御１１
路の電流源トランジスタＱ９のベースバイアス抵抗も兼
ねている負荷抵抗ＲＩＩＫて電圧変換されて入力信号と
なる。利得制御回路の電流源を構成するもう一つのトラ
ンジスタＱ＋ｏは、バイアス電源ｖ４とベースバイアス
抵抗Ｒ＋Ａ ｋ介して接続さ几ており、前記抵抗Ｒ＋ａ
の一端も又バイアス電源ｖ４に接続さ几ている。トラン
ジスタＱ９、存びＱｌ（１１７）ベースは、そｎぞれ電
圧比較囲路を構成する差動トランジスタＱ１ｓ、 Ｑｌ
ｂのベースに接続されており、Ｑ＋ｓ、Ｑｌ６のエミッ
タに接続された電流源トランジスタＱ１７及び抵抗）（
Ｉ５は、トランジスタＱ１７のベースに接続さ、ｆｌ、
り正のブランキングパルスにより、ブランキング期間の
みベースバイアスが印加さｎて電流を流している。すな
わち、差動トランジスタＱＩ５＋ Ｑｌ６１’Ｊ、ブラ
ンキング期間のみ動作して、トランジスタＱ１６のベー
スに接続された信号のグラ／キング期間電位と、Ｑｌ５
のベースに接続さｎたバイアス電位Ｖａ ｆ比較して、
その誤差暇圧全亀流増幅し、トランジスタＱ＋ａ、ダイ
オードＤ１、抵抗Ｒ１４，ｈ＋ｓのカレントミラーを経
て抵抗Ｒ１６ｖＣで電圧変換した後に、トランジスタＱ
” ト抵抗Ｒａｙ、コンデンサＣ４で構成する検波回路
で、ピーク検波して、直流電圧に変換し、この変換電圧
をトランジスタＱ２６のベースバイアスとすることによ
り、トランジスタＱ２６のコレクタ電流を制御して、カ
レントミラーＱ２５のコレクタ電流の直流電流分をキャ
ンセルすることにより。
た信号は、エミソク間奮抵抗Ｒ２４に介して接続された
差動トランジスタＱ２ｏ、Ｑ２１にエリ増幅さ几た後、
トランジスタＱ２４ 、 Ｑ２５、抵抗Ｒ２５，Ｒ２６
で構成さｎた力Ｖントεラーを経て、次段利得制御１１
路の電流源トランジスタＱ９のベースバイアス抵抗も兼
ねている負荷抵抗ＲＩＩＫて電圧変換されて入力信号と
なる。利得制御回路の電流源を構成するもう一つのトラ
ンジスタＱ＋ｏは、バイアス電源ｖ４とベースバイアス
抵抗Ｒ＋Ａ ｋ介して接続さ几ており、前記抵抗Ｒ＋ａ
の一端も又バイアス電源ｖ４に接続さ几ている。トラン
ジスタＱ９、存びＱｌ（１１７）ベースは、そｎぞれ電
圧比較囲路を構成する差動トランジスタＱ１ｓ、 Ｑｌ
ｂのベースに接続されており、Ｑ＋ｓ、Ｑｌ６のエミッ
タに接続された電流源トランジスタＱ１７及び抵抗）（
Ｉ５は、トランジスタＱ１７のベースに接続さ、ｆｌ、
り正のブランキングパルスにより、ブランキング期間の
みベースバイアスが印加さｎて電流を流している。すな
わち、差動トランジスタＱＩ５＋ Ｑｌ６１’Ｊ、ブラ
ンキング期間のみ動作して、トランジスタＱ１６のベー
スに接続された信号のグラ／キング期間電位と、Ｑｌ５
のベースに接続さｎたバイアス電位Ｖａ ｆ比較して、
その誤差暇圧全亀流増幅し、トランジスタＱ＋ａ、ダイ
オードＤ１、抵抗Ｒ１４，ｈ＋ｓのカレントミラーを経
て抵抗Ｒ１６ｖＣで電圧変換した後に、トランジスタＱ
” ト抵抗Ｒａｙ、コンデンサＣ４で構成する検波回路
で、ピーク検波して、直流電圧に変換し、この変換電圧
をトランジスタＱ２６のベースバイアスとすることによ
り、トランジスタＱ２６のコレクタ電流を制御して、カ
レントミラーＱ２５のコレクタ電流の直流電流分をキャ
ンセルすることにより。
負荷抵抗ＲＩ８に流几る電流音信号電流分だけにしでい
る。この為、トランジスタＱ９．及びＱ＋ｏのバイアス
直圧は、常にバイアス電源ｖ４からそれぞ几抵抗１（＋
ｓ 、 Ｈｌｑ ｆ介して与えらｎることになり、ベー
ス電位誤差によって生じる制御信号のもｎ’４防止でき
る。トランジスタＱ２２． Ｑ２３、抵抗Ｒ２２゜Ｒ２
５は、差動増幅器の定電流回路、・Ｖｓ 、 Ｖ６は、
バイアス電源、抵抗Ｒ２０、Ｒ２１１ｄベースバイアス
抵抗、Ｒ＋ｏ、Ｒ＋＋はエミッタ抵抗、Ｒ１２は負荷抵
抗、Ｑ＋＋ 、 Ｑｌ２． Ｑｌｓ、 Ｑ＋ａは利得制
御用の差動トランジスタである。利得制御回路の動作は
、従来例と同様であるので省略する。
る。この為、トランジスタＱ９．及びＱ＋ｏのバイアス
直圧は、常にバイアス電源ｖ４からそれぞ几抵抗１（＋
ｓ 、 Ｈｌｑ ｆ介して与えらｎることになり、ベー
ス電位誤差によって生じる制御信号のもｎ’４防止でき
る。トランジスタＱ２２． Ｑ２３、抵抗Ｒ２２゜Ｒ２
５は、差動増幅器の定電流回路、・Ｖｓ 、 Ｖ６は、
バイアス電源、抵抗Ｒ２０、Ｒ２１１ｄベースバイアス
抵抗、Ｒ＋ｏ、Ｒ＋＋はエミッタ抵抗、Ｒ１２は負荷抵
抗、Ｑ＋＋ 、 Ｑｌ２． Ｑｌｓ、 Ｑ＋ａは利得制
御用の差動トランジスタである。利得制御回路の動作は
、従来例と同様であるので省略する。
第５図に、本発明による直流電位比較回路及び電圧制御
回路の信号波形例金示す。ａは、トランジスタＱ９に入
力さｆる増幅さｆ′した高周波信号であり、ＢＬＫｉｊ
、信号のブランキング期間を示す、ｂは、比較回路の電
流源トランジスタのベースに加えら几る、ベースバイア
スパルスであり、ブランキング期間が正であり、同期間
のみ回路孕導通させている。Ｃは、Ｑ１９のベースに現
わｎる誤差電圧であり、前記比較回路が導通している期
間のみ誤差を検出している。ｄは、トランジスタＱ２６
のベース電圧であり、前述の誤差電圧をピーク検波して
得られる。
回路の信号波形例金示す。ａは、トランジスタＱ９に入
力さｆる増幅さｆ′した高周波信号であり、ＢＬＫｉｊ
、信号のブランキング期間を示す、ｂは、比較回路の電
流源トランジスタのベースに加えら几る、ベースバイア
スパルスであり、ブランキング期間が正であり、同期間
のみ回路孕導通させている。Ｃは、Ｑ１９のベースに現
わｎる誤差電圧であり、前記比較回路が導通している期
間のみ誤差を検出している。ｄは、トランジスタＱ２６
のベース電圧であり、前述の誤差電圧をピーク検波して
得られる。
第６図は、本発明の他の実施例である。第１の実施例に
示す、差動増幅器のかわりに、トランジスタＱ７、抵抗
Ｒ６，Ｒ７、Ｒａで構成するベース接地増幅器ケ用いて
おり、ベース接地トランジスタＱ７のベースバイアスを
制御することによりコレクタ電流全変化させて、利得制
御回路の被制御信号人力トランジスタＱ９のベース電位
をトランジスタＱ＋ｏのベース電位と同電位にしている
。その他の回路動作は第４図の実施例と同様であるので
省略する。
示す、差動増幅器のかわりに、トランジスタＱ７、抵抗
Ｒ６，Ｒ７、Ｒａで構成するベース接地増幅器ケ用いて
おり、ベース接地トランジスタＱ７のベースバイアスを
制御することによりコレクタ電流全変化させて、利得制
御回路の被制御信号人力トランジスタＱ９のベース電位
をトランジスタＱ＋ｏのベース電位と同電位にしている
。その他の回路動作は第４図の実施例と同様であるので
省略する。
発明の詳細
な説明したように、本発明はＩＣの集積度ケ向上するた
めに、利得制御回路を前段回路と直結して使用する場合
に生じる、素子のバラツキによるバイアス電位誤差を補
償して、利得制御回路の制御信号の抑圧比を向上させる
ことができる。そして、素子バラツキによって生じる電
圧誤達全補償することにより、入出力端子数を削減でき
、ＩＣの果槓度會向上することができる。また、素子の
バラツキによって生じる制御信号のもれを抑圧すること
ができ、さらに、負帰還回路により温度変動を補償でき
、温度特性全向上することができる。
めに、利得制御回路を前段回路と直結して使用する場合
に生じる、素子のバラツキによるバイアス電位誤差を補
償して、利得制御回路の制御信号の抑圧比を向上させる
ことができる。そして、素子バラツキによって生じる電
圧誤達全補償することにより、入出力端子数を削減でき
、ＩＣの果槓度會向上することができる。また、素子の
バラツキによって生じる制御信号のもれを抑圧すること
ができ、さらに、負帰還回路により温度変動を補償でき
、温度特性全向上することができる。
第１図は、従来の前段増幅器と利得制御回路を外付コン
デンサを用いて構成した利得制御装置の回路図、第２図
は外付コンデンサを無くして直結して構成した例の利得
制御装置の回路図、第３図ａ −＋１は第２図の従来の
回路全説明するための信号波形図、第４図は本発明の一
実施例における利得制御装置の回路図、第５図ａ −ｄ
は、第４図の回路の動作説明を行なうための信号波形図
、第６図は同地の実施例における利得制御装置の回路図
である。 Ｑ＋ｓ 、 Ｑ＋６． Ｑ＋ｙ 、 Ｑ２６１ Ｑｙ・
川・・トランジスタ、Ｒｌａ 、 Ｒ２７、Ｒｔａ・・
・・・・抵抗。 第２図 １１ 第３図
デンサを用いて構成した利得制御装置の回路図、第２図
は外付コンデンサを無くして直結して構成した例の利得
制御装置の回路図、第３図ａ −＋１は第２図の従来の
回路全説明するための信号波形図、第４図は本発明の一
実施例における利得制御装置の回路図、第５図ａ −ｄ
は、第４図の回路の動作説明を行なうための信号波形図
、第６図は同地の実施例における利得制御装置の回路図
である。 Ｑ＋ｓ 、 Ｑ＋６． Ｑ＋ｙ 、 Ｑ２６１ Ｑｙ・
川・・トランジスタ、Ｒｌａ 、 Ｒ２７、Ｒｔａ・・
・・・・抵抗。 第２図 １１ 第３図
Claims (1)
- （１）映像信号がブランキング期間に有する直流電位と
基準直流電位との誤差を検出する比較回路と、この比較
回路の出力信号により前記映像信号の直流電位を制御す
る電圧制御回路とによって構成されたバイアス回路を有
すること全特徴とする利得制御装置。 ？）電圧制御回路は、前段回路の負荷抵抗と、この負荷
抵抗に接続された電流源によって構成されたことを特徴
とする特許請求の範囲第１項記載の利得制御禁（。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113524A JPS594291A (ja) | 1982-06-29 | 1982-06-29 | 利得制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57113524A JPS594291A (ja) | 1982-06-29 | 1982-06-29 | 利得制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS594291A true JPS594291A (ja) | 1984-01-11 |
| JPS6245754B2 JPS6245754B2 (ja) | 1987-09-29 |
Family
ID=14614521
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57113524A Granted JPS594291A (ja) | 1982-06-29 | 1982-06-29 | 利得制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS594291A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149213A (ja) * | 1984-01-14 | 1985-08-06 | Rohm Co Ltd | 自動レベル調整回路 |
| JPS62135417A (ja) * | 1985-12-09 | 1987-06-18 | Sato Seiyaku Kk | フイルム状製剤 |
| WO2011158936A1 (ja) | 2010-06-17 | 2011-12-22 | 株式会社林原生物化学研究所 | プルラン含有粉末とその製造方法並びに用途 |
-
1982
- 1982-06-29 JP JP57113524A patent/JPS594291A/ja active Granted
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS60149213A (ja) * | 1984-01-14 | 1985-08-06 | Rohm Co Ltd | 自動レベル調整回路 |
| JPH0351325B2 (ja) * | 1984-01-14 | 1991-08-06 | Rohm Kk | |
| JPS62135417A (ja) * | 1985-12-09 | 1987-06-18 | Sato Seiyaku Kk | フイルム状製剤 |
| WO2011158936A1 (ja) | 2010-06-17 | 2011-12-22 | 株式会社林原生物化学研究所 | プルラン含有粉末とその製造方法並びに用途 |
| EP3950721A1 (en) | 2010-06-17 | 2022-02-09 | Hayashibara Co., Ltd. | Pullulan-containing powder |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6245754B2 (ja) | 1987-09-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5008632A (en) | Temperature compensated feedback circuit for setting and stabilizing amplifier DC bias points | |
| US5182476A (en) | Offset cancellation circuit and method of reducing pulse pairing | |
| US4445054A (en) | Full-wave rectifying circuit | |
| EP0234627B1 (en) | Bridge amplifier | |
| JPS594291A (ja) | 利得制御装置 | |
| JPH11102575A (ja) | フィルタ及びブースト回路を内蔵するチップの設計変数誤差補償回路 | |
| US4502015A (en) | Diode detector with linearity compensating circuit | |
| US4318050A (en) | AM Detecting circuit | |
| JP3179838B2 (ja) | ノイズ検出回路 | |
| JPS5836031A (ja) | 雑音低減装置 | |
| KR0127491B1 (ko) | 헤드 앰프 | |
| JP3536936B2 (ja) | 対数増幅器 | |
| JPH0127602B2 (ja) | ||
| JPS6223224A (ja) | デイジタル中継器用直流再生回路 | |
| JPH03175714A (ja) | フィルタ回路 | |
| JPS641785Y2 (ja) | ||
| JPS628571Y2 (ja) | ||
| KR950001174Y1 (ko) | 화상 신호 찌그러짐 보상회로 | |
| JPH02100503A (ja) | 磁気記録再生装置のエンベロープ検波回路 | |
| JP2001094369A (ja) | 光学信号処理回路 | |
| JPH0685606A (ja) | バイアス変換型フィルタ回路 | |
| JPH0832369A (ja) | 電流出力型増幅器及びこれを用いたアクティブフィルタ | |
| JPH10261929A (ja) | 制限増幅器並びにこれを用いた対数増幅器及びスペクトラムアナライザ | |
| JPH03230628A (ja) | 光受信器 | |
| JPH1139603A (ja) | バイアス制御回路およびそれを用いた磁気記録装置 |