JPS5941926A - Ａｄ変換方式 - Google Patents
Ａｄ変換方式Info
- Publication number
- JPS5941926A JPS5941926A JP15158482A JP15158482A JPS5941926A JP S5941926 A JPS5941926 A JP S5941926A JP 15158482 A JP15158482 A JP 15158482A JP 15158482 A JP15158482 A JP 15158482A JP S5941926 A JPS5941926 A JP S5941926A
- Authority
- JP
- Japan
- Prior art keywords
- digital signal
- rom
- signal
- converter
- bits
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
- H03M1/00—Analogue/digital conversion; Digital/analogue conversion
- H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は、温度変化を電圧変化に変換して出力するセン
サー等からの非線形なアナログ信号を線形のデジタル信
号に変換するＡＤ変換方式の改良に関するものである。
サー等からの非線形なアナログ信号を線形のデジタル信
号に変換するＡＤ変換方式の改良に関するものである。
従来上記の如き非線形なアナログ信号を線形のデジタル
信号に変換する場合、ＡＤ変換器により、−担デジタル
信号に変換し、変換したデジタル信号の全ビットをＲＯ
Ｍのアドレス信号として入力し、該ＲＯＭからの出口を
補正データとして用いていた。
信号に変換する場合、ＡＤ変換器により、−担デジタル
信号に変換し、変換したデジタル信号の全ビットをＲＯ
Ｍのアドレス信号として入力し、該ＲＯＭからの出口を
補正データとして用いていた。
ところが、この方式では実際には線形にするために補正
を必要とするピットがＡＤ変換器出力の一部のみである
にもかかわらず、ＡＤ変換器出力の全ピット分のアドレ
スを持つＲＯＭが必要１あり、必要以上に大容量のＲＯ
Ｍ１用いなければならなかった。
を必要とするピットがＡＤ変換器出力の一部のみである
にもかかわらず、ＡＤ変換器出力の全ピット分のアドレ
スを持つＲＯＭが必要１あり、必要以上に大容量のＲＯ
Ｍ１用いなければならなかった。
本発明はこの様な点に鑑みてなされたもので、必要最少
限のＲＯＭを用いて補正を行なえるＡＤ変換方式を提供
することを目的とする。
限のＲＯＭを用いて補正を行なえるＡＤ変換方式を提供
することを目的とする。
上記本発明の目的は、非線形な特性を持つアナログ電圧
を線形特性を持つＡＤ変換器によりデジタル信号に変換
し、該デジタル信号の上位数ビット予め補正データを書
込んだメモリのアドレスとして入加し、該デジタル１８
号と該メモリからの補正データとの演算ヲ行なうことに
より補正を行なう様にしたＡＤ変換方式によって達成さ
れる。
を線形特性を持つＡＤ変換器によりデジタル信号に変換
し、該デジタル信号の上位数ビット予め補正データを書
込んだメモリのアドレスとして入加し、該デジタル１８
号と該メモリからの補正データとの演算ヲ行なうことに
より補正を行なう様にしたＡＤ変換方式によって達成さ
れる。
以下本発明を実施例に基づいて説明する。
第１図は本発明の実施例ケ示す図である。図中、１はＡ
Ｄｇ換器、ＲＯＭはリードオンリーメモリー、２は加減
算回路である。
Ｄｇ換器、ＲＯＭはリードオンリーメモリー、２は加減
算回路である。
まず、ＡＤ変換器にセンサーからの非線形なアナログ信
号が入力すると、８ビツトのデジタル信号に変換する。
号が入力すると、８ビツトのデジタル信号に変換する。
そして上位５ビツトをリードオンリーメモリＲＯＭのア
ドレス信号入力端子Ａｏ％Ａ、に入力する。
ドレス信号入力端子Ａｏ％Ａ、に入力する。
リードオンリーメモリＲＯＭには、入力するデジタル信
号の大小に応じて異なった補正値及び加算又は減Ｘを指
定するビットが記憶され−Ｃいる。
号の大小に応じて異なった補正値及び加算又は減Ｘを指
定するビットが記憶され−Ｃいる。
すなわちセンサーの特性が第２図に示す様な特性を持っ
ていた場合、特性曲線をいくつかに分割し各ブロック毎
に補正値を設定する。
ていた場合、特性曲線をいくつかに分割し各ブロック毎
に補正値を設定する。
そして、上位ビットをリードオンリーメモリＲＯＭに入
力する理由は、ＡＤ変換器１からのデジタル信号がどの
ブロックに対応するかを見つけるためである。。
力する理由は、ＡＤ変換器１からのデジタル信号がどの
ブロックに対応するかを見つけるためである。。
この様なリードオンリーメモリＲＯＭからは４ビツトの
補正ビットが出力され、加減算回路２に入力する。
補正ビットが出力され、加減算回路２に入力する。
加減算回路２では、ＡＤ変換器１の出力との加減算を行
ない補正したデジタル信号を出力する。
ない補正したデジタル信号を出力する。
以上述べた様に本発明によれば、アナログ信号の上位ビ
ラトラ用いて、補正値を出力し、加減算を行なうので、
リードオンリーメモリの容量ヲ小さくすることかり能で
ある。
ラトラ用いて、補正値を出力し、加減算を行なうので、
リードオンリーメモリの容量ヲ小さくすることかり能で
ある。
第１図は、本発明の一実施例を示す図、第２図は、デジ
タル信号と補正値の関係を示す図である。 図中１はＡＤ変換器、２は加＄、算回路、ＲＯＭはリー
ドオンリーメモリである。
タル信号と補正値の関係を示す図である。 図中１はＡＤ変換器、２は加＄、算回路、ＲＯＭはリー
ドオンリーメモリである。
Claims (1)
- 非線形な特性を持つアナログ電圧を線形特性を持りＡＤ
変換滲によりデジタル信号に変換（７、該デジタル信号
の上位数ビットを予め補正データ全書込あだメモリのア
ドレスとして入力し、該デジタル信号と該メモリからの
補ＩＥデータとの演算を行なうことにより補正を行なう
様にしたＡＤ変換方式り
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15158482A JPS5941926A (ja) | 1982-08-31 | 1982-08-31 | Ａｄ変換方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15158482A JPS5941926A (ja) | 1982-08-31 | 1982-08-31 | Ａｄ変換方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5941926A true JPS5941926A (ja) | 1984-03-08 |
Family
ID=15521704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15158482A Pending JPS5941926A (ja) | 1982-08-31 | 1982-08-31 | Ａｄ変換方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5941926A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6268327A (ja) * | 1985-09-20 | 1987-03-28 | Oki Electric Ind Co Ltd | 対数−線形数値変換方式 |
| JPS6448936U (ja) * | 1987-09-21 | 1989-03-27 |
-
1982
- 1982-08-31 JP JP15158482A patent/JPS5941926A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS6268327A (ja) * | 1985-09-20 | 1987-03-28 | Oki Electric Ind Co Ltd | 対数−線形数値変換方式 |
| JPS6448936U (ja) * | 1987-09-21 | 1989-03-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4903023A (en) | Subranging analog-to-digital converter with digital error correction | |
| JPS6251551B2 (ja) | ||
| KR900702664A (ko) | 데이타 변환기용 디지탈 정정 회로 및 방법 | |
| KR910009068B1 (ko) | 디지탈·애널로그 변환장치 | |
| US5473372A (en) | Gamma correction circuit approximating non-linear digital conversion | |
| JPS5941926A (ja) | Ａｄ変換方式 | |
| JPS61159827A (ja) | ディジタル―アナログ変換方法 | |
| EP0279419A2 (en) | Image signal binary encoder | |
| JPS6190575A (ja) | 映像信号処理装置 | |
| JPH0254972B2 (ja) | ||
| JP2545345B2 (ja) | シンクロ電機−デジタル変換器のスケ−リング回路 | |
| JP3045245B2 (ja) | ガンマ補正回路 | |
| JP2692289B2 (ja) | 任意波形発生器 | |
| JPH05207329A (ja) | デジタルビデオカメラの信号処理回路 | |
| KR930007592Y1 (ko) | Da 변환기 | |
| KR950007402Y1 (ko) | A/d변환기의 분해능 향상 회로 | |
| JPS57148421A (en) | Nonlinear digital-to-analog converter | |
| JPH05176221A (ja) | ガンマ補正回路 | |
| KR100386080B1 (ko) | 비디오 신호의 감마 보정장치 | |
| SU1571765A1 (ru) | Многоканальный преобразователь кода в напр жение | |
| JPH0520169A (ja) | アドレス変換装置 | |
| JPH051498B2 (ja) | ||
| JPH1049307A (ja) | Ａ／ｄ変換装置及びｄ／ａ変換装置 | |
| JPH0379166A (ja) | シェーディング補正回路 | |
| JPH1131976A (ja) | パラレル−シリアル変換回路及びデジタル信号処理回路 |