JPH0379166A - シェーディング補正回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野］ 本発明はファクシミリやイメージスキャナの画像読取に
用いられるラインセンサ出力のバラツキを補正するシェ
ーディング補正回路に関し、特に高精度用やカラー用に
適したシェーディング補正回路に関する。

〔発明の概要］ 高精度やカラーの原稿読取りに用いられるシェーディン
グ補正回路において、Ａ／Ｄ変換器と、黒データ記憶回
路と白データ記憶回路とを設け、黒データ記憶回路のデ
ータをＤ／Ａ変換してＡ／Ｄ変換器の−側リファレンス
に入力し、白データのピーク値を検出してＤ／Ａ変換し
て前記の黒データのＤ／Ａ変換出力とを加算してＡ／Ｄ
変換器の＋側リファレンス信号に入力し、更に読取デー
タを白データ記憶回路のデータで除算して結果を出力す
ることにより、高精度で高速が可能なシェーディング補
正回路を提供する。

〔従来の技術］ 従来あまり高精度を要しないシェーディング補正回路に
おいては白データのみによってシェーディング補正を行
なっていた。しかし多階調の要求が高まりカラー化も進
み、黒データ側のシェーディング補正も必要となり従来
のシェーディング補正回路は第２図や第３図に示される
方法が取られている。第２図の従来例では原稿読取りに
先立って、Ａ／Ｄ変換器ｌの＋側リファレンス電圧（以
下＋Ｒｅｆと称す）と−例リファレンス電圧（以下−Ｒ
ｅｆと称す）をある一定の値とした状態で、白原稿と黒
原稿を読取ってＲＡＭ　（ランダムアクセスメモリ）か
ら成るそれぞれ白データ記憶回路２と黒データ記憶回路
３に記憶し、それらのデータをＤ／Ａ変換器４．４でＤ
／Ａ変換してそれぞれＡ／Ｄ変換器１の＋Ｒｅｆと−Ｒ
ｅｆに入力していた。

又別の方法としては第３図に示すようにＡ／Ｄ変換器ｌ
の＋Ｒｅｆと−Ｒｅｆは固定されており、原稿読取りに
先立って黒データを黒データ記憶回路３に記憶するのは
第１図と同じであるが、減算器６を設けておき、黒デー
タを記憶した後に白データを読み取って先の黒データを
減じた結果を白−黒データ記憶回路５に記憶し、原稿読
取時はＡ／Ｄ変換器１のデータを減算器６によって黒デ
ータを減じ、その結果を除算器７で先の白−黒データで
除して結果を得る方法である。

［発明が解決しようとする課題］ 従来の方法によると、例えば第２図に示した従来例では
Ａ／Ｄ変換器の＋Ｒｅｆに白データのＤ／Ａ変換出力を
加えており、白データの画素間のバラツキが大きいと＋
Ｒｅｆに高速に変化する電圧を印加することになり、リ
ファレンス電圧部分のインピーダンスが高いこともあっ
て十分に追従できず、低速の読取りにしか用いることは
できない。

一方第３図に示した従来例ではＡ／Ｄ変換器の＋Ｒｅｆ
、−Ｒｅｆ共一定の電圧であり高速読取りが可能である
が、ダイナミックレンジが小さいので演算による誤差は
著しく大きくなる。しかも図には示してないが、螢光灯
のような点灯後著しく照度が増大してゆくのを補償する
ためにはＡ／Ｄ変換器の＋Ｒｅｆをその分度化させてや
る方法がとられるが、黒データは光源照度に無関係であ
るために、＋Ｒｅ　ｆを変化させてしまうと原稿読取時
の黒データと黒データ記憶回路のデータとは異なってし
まって、結果として誤差を発生してしまう。

〔課題を解決するための手段１ 本発明は上記のような従来の問題点を解決すべく、黒デ
ータは画素間のバラツキが比較的小さいことに着目し、
黒データ記憶回路と黒用Ｄ／Ａ変換器を設け、この電圧
をＡ／Ｄ変換器の−Ｒｅｆに加えるとともにアナログ加
算器を設けて、＋Ｒｅｆにも加える構成とした。またピ
ーク検出回路とピーク用Ｄ／Ａ変換器を設けて、ピーク
値を前記アナログ加算器の一方の入力に加える様にした
。また白データ記憶回路と除算器とを設けて、原稿読取
時はＡ／Ｄ変換器の出力を除算器で白データ記憶回路の
白データで除算して最終的なシェーディングを補正した
出力を導く構成とした。

［作用１ 上記の様な構成にして、先ずＡ／Ｄ変換器の＋Ｒｅｆ、
−Ｒｅｆ共一定電圧を印加し、黒データを記憶し、その
黒データをＤ／Ａ変換してＡ／Ｄ変換器の−Ｒｅｆに印
加するとともに、この電圧を＋Ｒｅｆに重畳させる。そ
の状態で白原稿（白基準）のピークを検出して、ピーク
値と−Ｒｅｆを加えてＡ／Ｄ変換器の＋Ｒｅｆに加える
。するとＡ／Ｄ変換器はピーク値を最大とする範囲内で
アナログ信号をデジタル信号に変換する。そこで白デー
タを白データ記憶回路に記憶して、原稿読取に際して、
Ａ／Ｄ変換の出力をこの白データで除算することにより
、白及び黒のシェーディングは補正される。

〔実施例１ 以下本発明を実施例の図面とともに説明する。

第１図は本発明の一実施例のシェーディング補正回路の
構成を示すブロック図である。Ａ／Ｄ変換器１１はライ
ンセンサの出力としてのアナログ信号Ａ、Ｓｉｇをデジ
タル信号り、Ｓｉｇに変換するもので、第２図や第３図
で示したものと全く同様のものである。黒データ記憶回
路１３は例えばＲＡＭからなり、主走査方向の１ライン
分の黒データを記憶する。この黒データ記憶回路１３の
出力は黒用Ｄ／Ａ変換器１４によってアナログに変換さ
れてＡ／Ｄ変換器１１の−Ｒｅｆとアナログ加算器１５
の一方の入力として入力される。白データ記憶回路１２
もＲＡＭで構成でき、黒データ記憶回路１３と全く同様
にＡ／Ｄ変換器１１のデジタル信号を記憶できる。これ
らの記憶回路は図示してないがリードライト信号により
制御される。またＡ／Ｄ変換器１１のデジタル信号はピ
ーク検出回路１６によってピーク値を検出してその値を
出力し、ピーク用Ｄ／Ａ変換器１７でアナログに変換さ
れてアナログ加算器１５に入力され、アナログ加算器の
出力はＡ／Ｄ変換器１１の＋Ｒｅｆに入力される。アナ
ログ加算器１５は一般的なオペアンプで構成でき、ピー
ク用Ｄ／Ａ変換器１７や黒用Ｄ／Ａ変換器１４は一般的
なり／Ａ変換器である。

ピーク検出回路１６は主走査ｌラインのうちの最大値を
検出し保持するものであり１例えば一般的なデータラッ
チとデジタルコンパレークとデータセレクタとで容易に
構成できる。

除算器１８は原稿読取時にＡ／Ｄ変換器のデジタル信号
を白データ記憶回路１２の白データで除してシェーディ
ング補正された出力（Ｄ、、、）を得る。除算器１８は
一般的な除算器で構成できるが、ビットシフトさせて１
例えば８ｂｉｔのデジタル信号で取り扱う場合には８ｂ
ｉｔシフトさせて、結局２５６倍して出力すると良い。

この様に構成しておき以下の様な動作によってシェーデ
ィングを補正する。先ず原稿読取に先立って黒データ記
憶回路１３の記憶、ピーク検出回路１５のピーク検出、
白データ記憶回路１２の記憶という順に動作し、その後
原稿読取動作に入る。先ず黒データ記憶回路１３に黒デ
ータを記憶するときは、光源を消したり黒基準板を読み
取るなどしてアナログ信号（Ａ、Ｓｉｇ）を黒データと
しておき、Ａ／Ｄ変換器１１の＋Ｒｅｆ、−Ｒｅｆとも
一定の値にした状態でデジタル信号を記憶する。Ａ／Ｄ
変換器１１の＋Ｒｅｆ、−Ｒｅｆを一定にする方法とし
ては例えば第４図に示す２つのＤ／Ａ変換器とアナログ
加算器の構成例の図の様に、ピーク用Ｄ／Ａ変換器１７
のデジタル入力にオアゲート１９を設け、黒用Ｄ／Ａ変
換器１４のデジタル人力にアンドゲート２０を設ける。

オアゲート１９の一方の入力はピーク検出回路１６より
入力し、他方は制御信号ＣＮＴｌが入力される。またア
ンドゲート２０の一方の入力は黒データ記憶回路１３か
ら各画素毎の黒データが順次入力され、他方の入力は制
御信号ＣＮＴ２を入力する。ここで制御信号ＣＮＴｌを
°ｌ”、制御信号ＣＮＴ２を“０”にすると、ピーク用
Ｄ／Ａ変換器１７の出力は基準電圧（ＲＥＦ）に従って
最大値を出力し、黒用Ｄ／Ａ変換器１４の出力は零とな
る。従って２つのオペアンプ２１．２２で構成されたア
ナログ加算器の出力はピーク用Ｄ／Ａ変換器１７の出力
となる。

この状態つまり第４図の制御信号ＣＮＴ１を°゛１”、
ＣＮＴ２を°０“の状態で、黒基準板を読取るか光源を
消す・かによりＡ／Ｄ変換器１１のデジタル信号を全画
素に亘って黒データ記憶回路１３に記憶する。

次にピークを検出する動作となるが、先に説明した制御
信号のＣＮＴｌを１゛のままとし、ＣＮＴ２を“ｌ”と
する、すると黒用Ｄ／Ａ変換器１４の出力は黒データ記
憶回路１３のＤ／Ａ変換した値、つまり黒データの時の
アナログ信号と全く同じ電圧を出力し、Ａ／Ｄ変換器１
１の−Ｒｅｆに印加され、ピーク用Ｄ／Ａ変換器１７の
出力は最大値（ＲＥＦに従う）のままであるので、アナ
ログ加算器１５によってＡ／Ｄ変換器１１の＋Ｒｅｆに
は重畳した電圧が印加される。この状態で白基準板を読
取ってピークを検出することになる。

ピーク検出回路１６は第５図に示した具体例の図のよう
に構成することによって検出と保持をすることができる
。デジタル信号をデータセレクタ２３とデジタルコンパ
レータ２４に入力し、デジタルコンパレータ２４はデー
タラッチ２５の出力と比較し、その大きい方を選択すべ
くデータセレクタ２３に選択信号を送ることによって、
データラッチ２５の出力はピーク値を保持することにな
る。ピーク検出区間だけデータラッチ２５をラッチイネ
ーブルにすれば良い。

次の動作は白データ記憶回路１２に白データを記憶する
。第４図における制御信号のＣＮＴ　ｌを０°゛にし、
ＣＮＴ２を°゛ｌ゛°にする。するとＡ／Ｄ変換器１１
の−Ｒｅｆには黒データのアナログ値が、＋Ｒｅｆには
この黒データのアナログ値と、先にピーク検出回路１６
で検出したピーク値のアナログ値とを加えた値が印加さ
れる。全画素のうち、白データから黒データを引いた値
の最大値をフルスケールとしてＡ／Ｄ変換することにな
る。この状態で白基準板を読取ったときのデジタル信号
を白データ記憶回路１２に全画素に亘って記憶する。こ
のときの白データは黒シェーデイングを除去した値とな
っている。

次に読取動作に入るのであるが、原稿を読取ったデジタ
ル信号を白データ記憶回路１２のデータで除算器１８に
よって除算することによってシェーディングは補正され
る。

もし蛍光灯のように点灯後の照度が著しく変化するよう
な光源を用いたとき、光源照度の変化をフォトトランジ
スタやラインセンサの一部で検出して補正する方法が用
いられる。本発明のシェーディング補正回路に適用する
のは簡単に行なえる。例えば第４図においてピーク用Ｄ
／Ａ変換器１７と黒用Ｄ／Ａ変換器１４の基準電圧（Ｒ
ＥＦ）を分離しておき、ピーク用Ｄ／Ａ変換器１７の方
の基準電圧を制御したり、あるいは第１図においてピー
ク検出回路１６とピーク用Ｄ／Ａ変換器１７の間にアッ
プダウンカウンタを設けておき、光源照度の変化をこの
アップダウンカウンタを制御しても行なうことができる
。黒データは光源照度とは無関係であり、Ａ／Ｄ変換器
１１の−Ｒｅｆも光源照度とは無関係とすることができ
るので、シェーディング補正時の誤差はない。

［発明の効果１ 以上述べてきたように本発明によれば画素間バラツキの
少ない黒シエーデイングデータの方はＡ／Ｄ変換器の−
Ｒｅｆに、白データのピーク値をピーク検出してＡ／Ｄ
変換器の＋Ｒｅｆに加えて、除算器を設けてシェーディ
ング補正を行なうので、高速動作が可能であり、ダイナ
ミックレンジが広いので量子化誤差が少なく、光源照度
変化に対して追従するような回路を付加する際にも黒シ
エーデイング側とは独立して制御することが可能であり
、高精度なシェーディング補正が行なえ、特にフルカラ
ーのシェーディング補正に於ても十分に精度良く補正が
できる。

正回路の構成ブロック図、第２図と第３図は従来のシェ
ーディング補正回路の構成ブロック図、第４図は本発明
での２つのＤ／Ａ変換器とアナログ加算器の構成例を示
す図、第５図は本発明でのピーク検出回路の構成例を示
す図である。

ｌ　１　・ １２　・ ｌ　３　・ １４　・ １５　・ ｌ　６　・ ｌ　７　・ ｌ　８　・ ２３　・ ２゛４　・ ２５　・ Ａ／Ｄ変換器 白データ記憶回路 黒データ記憶回路 黒用Ｄ／Ａ変換器 アナログ加算器 ピーク検出回路 ピーク用Ｄ／Ａ変換器 除算器 データセレクタ デジタルコンパレータ デークラッチ

【図面の簡単な説明】

第１図は本発明の一実施例のシェーディング補以上 第２図 第４図

Claims (1)

【特許請求の範囲】
1. ラインセンサのアナログ信号をデジタル信号に変換する
   際にラインセンサ出力のシェーディングを補正するシェ
   ーディング補正回路において、センサのアナログ信号を
   デジタル信号に変換するＡ／Ｄ変換器と、黒原稿を読み
   取ったデータを記憶する黒データ記憶回路と、白原稿を
   読み取ったデータを記憶する白データ記憶回路と、前記
   黒データ記憶回路のデータをＤ／Ａ変換して前記Ａ／Ｄ
   変換器の−側リファレンス信号に入力する黒用Ｄ／Ａ変
   換器と、白原稿を読取ってそのピーク値を検出して保持
   するピーク検出回路と、前記ピーク検出回路の出力をＤ
   ／Ａ変換するピーク用Ｄ／Ａ変換器と、ピーク用Ｄ／Ａ
   変換器の出力と黒用Ｄ／Ａ変換器の出力とを加算して前
   記Ａ／Ｄ変換器の＋側リファレンス信号に入力するアナ
   ログ加算器と、原稿読取時に前記Ａ／Ｄ変換器の出力を
   前記白データ記憶回路のデータで除して結果を出力する
   除算器とを有することを特徴とするシェーディング補正
   回路。