JPS594071A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS594071A JPS594071A JP11281282A JP11281282A JPS594071A JP S594071 A JPS594071 A JP S594071A JP 11281282 A JP11281282 A JP 11281282A JP 11281282 A JP11281282 A JP 11281282A JP S594071 A JPS594071 A JP S594071A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- electrode
- semiconductor device
- groove
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 7
- 239000000758 substrate Substances 0.000 claims abstract description 7
- 230000005669 field effect Effects 0.000 claims description 3
- 150000001875 compounds Chemical class 0.000 claims description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 abstract description 3
- 239000007791 liquid phase Substances 0.000 abstract description 2
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 abstract 1
- 241000283690 Bos taurus Species 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 230000007115 recruitment Effects 0.000 description 1
- 210000005070 sphincter Anatomy 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/1443—Devices controlled by radiation with at least one potential jump or surface barrier
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(1)発明の技術分野
本発明は受光素子と箱1界効果トランジスタ(以下FE
Tと称す)が同一基板に形成された半導体装置に関する
。
Tと称す)が同一基板に形成された半導体装置に関する
。
(2)従来技術と問題点
従来受光素子とFETはメサエッチングによって素子分
離されていた。このため受光素子のP側電極の配線はワ
イヤーボンディングによ−りて行うか、又は深いメサ部
をけうように配線しなければならず断線の原因となって
いた。
離されていた。このため受光素子のP側電極の配線はワ
イヤーボンディングによ−りて行うか、又は深いメサ部
をけうように配線しなければならず断線の原因となって
いた。
(3)発明の目的
本発明は、メサ部に半絶縁性又は■〕−型のAJQaA
sMをうめ込むことにより紮子群をプレナー化し、P側
電極の配線を容易にすることを目的とする。
sMをうめ込むことにより紮子群をプレナー化し、P側
電極の配線を容易にすることを目的とする。
(4)発明の構成
半絶縁性基板と、受光素子が形成された第1の領域とお
よび電界効果トランジスタが形成された第2の領域を有
[2、該半絶縁性基板上に形成された牛募体層と、該第
1および第2の領域間に設けられ、該半絶縁性基板に達
する溝と、該溝内に埋められた化合物層を有することを
特徴とする。
よび電界効果トランジスタが形成された第2の領域を有
[2、該半絶縁性基板上に形成された牛募体層と、該第
1および第2の領域間に設けられ、該半絶縁性基板に達
する溝と、該溝内に埋められた化合物層を有することを
特徴とする。
(5)発明の実施例
以下、図面を用いて本発明の一実施例を説明する。
第1図乃至第3図は本発明による半導体装置の製造工程
を示したものであり、rp¥に第3図が本発明による半
導体装置の一実施例である。
を示したものであり、rp¥に第3図が本発明による半
導体装置の一実施例である。
第1図に示すように半絶縁性のGaAs基板1上にn−
型の GaAs層2をエピタキシャル成長させ次いでエ
ツチングを行なって幅が5μm8度の溝3を設けて第1
の領域4.第2の領域5を形成する。次に躯2図に示す
ように半絶縁性又はP−型のAlxGa、−xAs (
QSXSI)層6を例えば液相成長させる。
型の GaAs層2をエピタキシャル成長させ次いでエ
ツチングを行なって幅が5μm8度の溝3を設けて第1
の領域4.第2の領域5を形成する。次に躯2図に示す
ように半絶縁性又はP−型のAlxGa、−xAs (
QSXSI)層6を例えば液相成長させる。
このような成長方法では、横方向の成長速度が、たて方
向よりも速いので、溝は充分に坩1めることかできる。
向よりも速いので、溝は充分に坩1めることかできる。
次いでFETの活性層7を成長させる。
との徒、算3図に示すように1GaAs層6とF’ET
の活性層7を夫々パターニングした後、第1の領域4
KZn JpCd等を拡散してP型幀域8を形hl、P
(1111電極を取す伺け、受光素子が完成するO 一方第2の領域2上の活性層7上にゲート、ソース、ド
レイン電極10,11.12を夫々取付けてFETが完
成する。
の活性層7を夫々パターニングした後、第1の領域4
KZn JpCd等を拡散してP型幀域8を形hl、P
(1111電極を取す伺け、受光素子が完成するO 一方第2の領域2上の活性層7上にゲート、ソース、ド
レイン電極10,11.12を夫々取付けてFETが完
成する。
(6〉 発明の詳細
な説明した本発明によれば、半導体装置のプレーナー化
が図られ、受光素子のP(lll電極の配線が容易にな
る。
が図られ、受光素子のP(lll電極の配線が容易にな
る。
第1図乃至第3図は本発明の一実施例を説明するための
工程順断面図である。 図において、1は半絶縁性基板、3は溝、4は第1の領
域、5は第2の領域、6はAJGaAs層である。
工程順断面図である。 図において、1は半絶縁性基板、3は溝、4は第1の領
域、5は第2の領域、6はAJGaAs層である。
Claims (1)
- 半絶縁性基板と、受光素子が形成された第1の領域〃お
よび電界効果トランジスタが形成された第2の領域を有
し、訪半絶縁性基板上に形成された半導体層と、該第1
および第2の領域間に設けられ、該半絶縁性基板に達す
る溝と、該溝内に埋められた化合物層を翁することを特
徴とする半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11281282A JPS594071A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP11281282A JPS594071A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS594071A true JPS594071A (ja) | 1984-01-10 |
Family
ID=14596145
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP11281282A Pending JPS594071A (ja) | 1982-06-30 | 1982-06-30 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS594071A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61107758A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | GaAs集積回路及びその製造方法 |
-
1982
- 1982-06-30 JP JP11281282A patent/JPS594071A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61107758A (ja) * | 1984-10-31 | 1986-05-26 | Fujitsu Ltd | GaAs集積回路及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5242839A (en) | Method of manufacturing an integrated photoelectric receiving device | |
JPS594071A (ja) | 半導体装置 | |
JPH1041579A (ja) | 半導体装置とその製造方法 | |
JPS6062175A (ja) | 半導体装置の製造方法 | |
JPS6289353A (ja) | 半導体発光素子 | |
KR19990038944A (ko) | 수평 구조의 피아이엔 광 다이오드와 이종접합 쌍극자 트랜지스터의 결합 소자 및 그 제조방법 | |
JPH01117069A (ja) | 電界効果トランジスタの製造方法 | |
JPS6231165A (ja) | ヘテロ接合化合物半導体装置 | |
JP2566985B2 (ja) | 半導体装置及びその製造方法 | |
JPS6262477B2 (ja) | ||
JPS6344790A (ja) | 半導体レ−ザ装置 | |
JPS6142437B2 (ja) | ||
JPH03291968A (ja) | 光電子集積回路の製造方法 | |
JPH01143279A (ja) | 光集積回路装置 | |
JPS6396955A (ja) | 光電子集積回路の製造方法 | |
JPS6037149A (ja) | 半導体装置 | |
JPS62159464A (ja) | 化合物半導体装置の製造方法 | |
JPS60251654A (ja) | 半導体装置の製造方法 | |
JPH0722203B2 (ja) | 接合型電界トランジスタ及びその製造方法 | |
JPS6343359A (ja) | 半導体集積回路装置およびその製造方法 | |
JPS62230077A (ja) | 半導体集積回路装置の製造方法 | |
JPH01225177A (ja) | 電界効果トランジスタ | |
JPH021979A (ja) | 光電子集積回路の製造方法 | |
JPH06326403A (ja) | 半導体レーザ素子の製造方法 | |
JPS61185969A (ja) | 半導体装置の製造方法 |