JPS593785A - 半導体メモリ - Google Patents

半導体メモリ

Info

Publication number
JPS593785A
JPS593785A JP57111530A JP11153082A JPS593785A JP S593785 A JPS593785 A JP S593785A JP 57111530 A JP57111530 A JP 57111530A JP 11153082 A JP11153082 A JP 11153082A JP S593785 A JPS593785 A JP S593785A
Authority
JP
Japan
Prior art keywords
memory
word line
word
memory cell
blocks
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57111530A
Other languages
English (en)
Other versions
JPH041435B2 (ja
Inventor
Kazumori Tanimoto
谷本　和主
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP57111530A priority Critical patent/JPS593785A/ja
Publication of JPS593785A publication Critical patent/JPS593785A/ja
Publication of JPH041435B2 publication Critical patent/JPH041435B2/ja
Granted legal-status Critical Current

Links

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
    • G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
    • G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Static Random-Access Memory (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （１）発明の技術分野 本発明は、半導体メモリに関し、特にメモリセル部をワ
ードライン方向に分割を行い、メモリセル部での消費電
力を低減させると共に高速化をはかったメモリ回路に関
する。
（２）従来技術と問題点 従来形のメモリ回路として第１図に示されるように、ワ
ードラインデコーダ回路ＤＥＣの両側に２つのメモリセ
ル部ＭＣＩ、ＭＣ２が設けられるものが知られている。
第１図のワードラインデコーダ回路ＤＥＣの一例が第２
図に示される。デコーダ回路ＤＥＣの出力に接続される
ワードラインＷＬ　Ｋは、第３図に示されるようなメモ
リセルが複数個接続されている。
ところで、第１図のメモリ回路においては、１つのワー
ドライン当Ｌ当りのメモリセルの数が多くなる程、メモ
リセル部の消費電力が犬になる。
従って、メモリ回路の消費電力を低減するためにはワー
ドライン当りの接続メモリセルの個数を減少させる必要
がある。
（３）発明の目的 本発明の目的は、前記の従来形の問題点にかんがみ、メ
モリセル部をワードライン方向に沿って複数のブロック
に分割してブロック選択信号により選択されるブロック
に含まれるメモリセルが接続されたワードラインのみを
活性化することによりワード線に対する負荷を減少し、
メモリ回路における消費電力の低減化および高速化をは
かることにある。
（４）発明の構成 本発明においては、複数のビット線と複数のワード線と
の交点毎にメモリセルを有するメモリセルアレイを該ワ
ード線方向に複数に分割して成るメモリセルブロックと
、該ワード線を選択するワードデコーダと、選択すべき
メモリセルを含む該メモリセルブロックのワード線のみ
を活性化し該ワードデコーダの出力を供給するワードデ
コーダ出力分岐手段とを備えて成ることを特徴とする半
導体メモリが提供される。
（５）発明の実施例 本発明の一実施例としてのメモリ回路が第４図に示され
る。第４図のメモリ回路は、ワードラインデコーダ回路
ＤＥＣ、および、４ブロツクからなるメモリセル部ＭＣ
１，ＭＣ２，ＭＣ３，Ｍｃ　４を有する。ワードライン
デコーダ回路ＤＥＣの左側に出力される信号線は、２つ
のメモリセルブロックＭＣＩおよびＭＣ２の分割部分寸
で配線され、そこにおじで、それぞれのブロックに対応
する２つのワードラインに分岐される。同様にして、ワ
ードラインデコーダ回路ＤＥＣの右側に出力される信号
線は、２つのメモリセルブロックＭＣ３おｘ　ヒＭＣ４
の分割部まで配線され、そこにおいてそれぞれのブロッ
クに対応する２つのワードラインに分岐される。
第５図には、１つのデコーダ出力信号を２本のワードラ
インに分岐させる回路が示される。第５図に示されるよ
うにデコーダ出力信号は分割部において、ＭＯＳ　）ラ
ンジスタＱ１およびＱ２を介してワードラインＷＬ、お
よびＷＬ２にそれぞれ接続される。ワードラインＷＬ、
は、ＭＣ８）ランジスタＱ、を介して接地側に接続され
、ワードラインーＷＬ、はＭＣ３）ランジスタＱ４を介
して接地側に接続される。トランジスタＱ１およびＱ４
のゲートにはワードラインＷＬ、に対応するメモリブロ
ックを選択する信号Ａが入力される。捷だ、トランジス
タＱ、　、？−よびＱ８にはワードラインＷＬ、に対応
するメモリブロックを選択する信号Ｋが入力される。信
号Ａ２人としては、ピットラインを指定するアドレス信
号の最上位ピットを用いることができる。例えば、信号
ＡがＨレベルであるとすれば、デコーダの出力がトラン
ジスタＱ、を介してワードラインＷＬ、へ入力され、一
方ワードラインＷＬ、けトランジスタＱ４により接地さ
れる。
第４図および第５図のメモリ回路においては、活性化さ
れるワードラインに接続されるメモリセルの個数は第１
図のメモリ回路に比べてＨになり、従ってメモリセル部
における消費電力もＨになる。
またワードラインの負荷も／２となるためワード線の立
上りも速くなυ、高速化がはかれる。
次に、第６図には本発明の他の実施例としてメモリセル
部を４ブロツクに分割した場合のデコーダ出力を４本の
ワードラインに分岐させる回路が示される。第６図にお
けるブロック選択信号Ａ１〜Ａ４．Ａ、〜Ａ、はピット
ラインを指定するアドレスの上位２ビツトが用いられる
。第６図のメモリ回路においては、メモリセル部の消費
電力は第１図の回路に比べて号になる。
（６）発明の効果 本発明によれば、モメリ回路のメモリセル部における消
費電力を大幅に低減することができる。
【図面の簡単な説明】
第１図は、従来形のメモリのブロック図を示し、第２図
は、第１図のメモリ回路におけるデコーダ回路の一例を
示し、 第３図は、第１図のメモリにおけるメモリセルの一例を
示し〜 第４図は、本発明の一実施例としてのメモリのブロック
図を示し、 第５図は、第４図のメモリにおけるワードライン分岐回
路を示し、 第６図は、本発明の他の実施例としてのメモリ回路にお
けるワードライン分岐回路を示す。 ＤＥＣ・・・ワードデコーダ、 ＭＣ１〜４・・メモリセル部、 ＭＣ・・・　メモリセル、 ＷＬ、ＷＬ、−ＷＬ、・・・ワードライン、ＢＬ、ＢＬ
・・・ビットライン 第１耐 第２０ 第３耐 第４０

Claims (1)

    【特許請求の範囲】
  1. 複数のビット線と複数のワード線との交点毎にメモリセ
    ルを有するメモリセルアレイを該ワード線方向に複数に
    分割して成るメモリセルブロックと、該ワード線を選択
    するワードデコーダと、選択すべきメモリセルを含む該
    メモリセルブロックのワード線のみを活性化し該ワード
    デコーダの出力を供給するワードデコーダ出力分岐手段
    とを備えて成ることを特徴とする半導体メモリ。
JP57111530A 1982-06-30 1982-06-30 半導体メモリ Granted JPS593785A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57111530A JPS593785A (ja) 1982-06-30 1982-06-30 半導体メモリ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57111530A JPS593785A (ja) 1982-06-30 1982-06-30 半導体メモリ

Publications (2)

Publication Number Publication Date
JPS593785A true JPS593785A (ja) 1984-01-10
JPH041435B2 JPH041435B2 (ja) 1992-01-13

Family

ID=14563672

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57111530A Granted JPS593785A (ja) 1982-06-30 1982-06-30 半導体メモリ

Country Status (1)

Country Link
JP (1) JPS593785A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945688A (ja) * 1982-09-09 1984-03-14 Nec Corp 半導体記憶回路
JPS5975488A (ja) * 1982-10-20 1984-04-28 Mitsubishi Electric Corp 半導体メモリ装置
JPS6120293A (ja) * 1984-07-05 1986-01-29 Mitsubishi Electric Corp 半導体メモリ装置
US4695981A (en) * 1984-12-04 1987-09-22 Hewlett-Packard Company Integrated circuit memory cell array using a segmented word line
JPS6326890A (ja) * 1987-05-21 1988-02-04 Toshiba Corp 半導体記憶装置
JPH0696580A (ja) * 1992-11-30 1994-04-08 Toshiba Corp 半導体記憶装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55122290A (en) * 1979-03-09 1980-09-19 Mitsubishi Electric Corp Semiconductor memory device
JPS5694576A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Word decoder circuit
JPS58211393A (ja) * 1982-06-02 1983-12-08 Mitsubishi Electric Corp 半導体メモリ装置
JPS58212696A (ja) * 1982-06-03 1983-12-10 Mitsubishi Electric Corp 半導体メモリ装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS55122290A (en) * 1979-03-09 1980-09-19 Mitsubishi Electric Corp Semiconductor memory device
JPS5694576A (en) * 1979-12-28 1981-07-31 Fujitsu Ltd Word decoder circuit
JPS58211393A (ja) * 1982-06-02 1983-12-08 Mitsubishi Electric Corp 半導体メモリ装置
JPS58212696A (ja) * 1982-06-03 1983-12-10 Mitsubishi Electric Corp 半導体メモリ装置

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5945688A (ja) * 1982-09-09 1984-03-14 Nec Corp 半導体記憶回路
JPH0434236B2 (ja) * 1982-09-09 1992-06-05 Nippon Electric Co
JPS5975488A (ja) * 1982-10-20 1984-04-28 Mitsubishi Electric Corp 半導体メモリ装置
JPH0429157B2 (ja) * 1982-10-20 1992-05-18
JPS6120293A (ja) * 1984-07-05 1986-01-29 Mitsubishi Electric Corp 半導体メモリ装置
US4695981A (en) * 1984-12-04 1987-09-22 Hewlett-Packard Company Integrated circuit memory cell array using a segmented word line
JPS6326890A (ja) * 1987-05-21 1988-02-04 Toshiba Corp 半導体記憶装置
JPH0696580A (ja) * 1992-11-30 1994-04-08 Toshiba Corp 半導体記憶装置

Also Published As

Publication number Publication date
JPH041435B2 (ja) 1992-01-13

Similar Documents

Publication Publication Date Title
EP0593152A2 (en) Random access memory design
EP0227698B1 (en) Memory architecture
US7035161B2 (en) Semiconductor integrated circuit
JPS6228516B2 (ja)
JPH03171495A (ja) 論理アレイのビット線セグメンテーション
US4951259A (en) Semiconductor memory device with first and second word line drivers
US4520465A (en) Method and apparatus for selectively precharging column lines of a memory
US6366526B2 (en) Static random access memory (SRAM) array central global decoder system and method
US5717645A (en) Random access memory with fast, compact sensing and selection architecture
KR970051152A (ko) 고속 버스트 리드/라이트 동작에 적합한 데이타 버스 라인 구조를 갖는 반도체 메모리 장치
US7012848B2 (en) Semiconductor integrated circuit device
JP2002100187A (ja) 半導体メモリ装置
JP2651948B2 (ja) 分布データライン上に負荷を配置したメモリ及びその負荷配置方法
JPS593785A (ja) 半導体メモリ
JPH0421956B2 (ja)
KR100240913B1 (ko) 반도체 메모리 시스템, 프로그래머블 어레이 및 엑세스 시간 감소 방법 및 시스템
US4797858A (en) Semiconductor memory with divided word lines and shared sense amplifiers
US6160730A (en) Multi-block memory
IT8322952A1 (it) Memoria ad accesso casuale di tipo mos
JPH041957B2 (ja)
JPH07141881A (ja) 階層的ビットラインメモリアーキテクチュア
US6219296B1 (en) Multiport memory cell having a reduced number of write wordlines
EP0136819A3 (en) Semiconductor memory
US6529402B1 (en) Low power static memory
JPH0429158B2 (ja)