JPS5937625B2 - 誤り率監視装置 - Google Patents
誤り率監視装置Info
- Publication number
- JPS5937625B2 JPS5937625B2 JP16917279A JP16917279A JPS5937625B2 JP S5937625 B2 JPS5937625 B2 JP S5937625B2 JP 16917279 A JP16917279 A JP 16917279A JP 16917279 A JP16917279 A JP 16917279A JP S5937625 B2 JPS5937625 B2 JP S5937625B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- phase
- output
- error rate
- signal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Description
【発明の詳細な説明】
本発明は位相同期回路（ＰＬＬ）によるｎ相（ｎ＝２ｍ
、ｍは２以上の整数）ディジタル位相変調方式における
誤り率監視装置に関する。
、ｍは２以上の整数）ディジタル位相変調方式における
誤り率監視装置に関する。
位相変調（ＰＭ）（位相推移変調（ＰＳＫ）とも言う）
方式は帯域通過形伝送路でディジタル情報を伝送するの
に利用される１つの技術である。この場合、ディジタル
情報は相続く無線周波パルスの位相差の形で送信され、
受信機において、差分位相をとることによりディジタル
情報をとり出す。本発明はｎ相（ｎ＝２、４、８ ・・
・・・・・・・ ２ｍ）ＰＳＫ変調方式の復調器におい
て誤り率を監視する装置の改良に関する。従来の位相同
期回路によるｎ相ディジタル位相変調方式における誤り
率監視装置（参照：特開昭５４−６９３１１）において
は、ｎ相ＰＳＫ変調信号をｎ／２てい倍して２相ＰＳＫ
変調信号に変換し、この２相ＰＳＫ変調信号を２つの位
相検波器によつて位相検波する。
方式は帯域通過形伝送路でディジタル情報を伝送するの
に利用される１つの技術である。この場合、ディジタル
情報は相続く無線周波パルスの位相差の形で送信され、
受信機において、差分位相をとることによりディジタル
情報をとり出す。本発明はｎ相（ｎ＝２、４、８ ・・
・・・・・・・ ２ｍ）ＰＳＫ変調方式の復調器におい
て誤り率を監視する装置の改良に関する。従来の位相同
期回路によるｎ相ディジタル位相変調方式における誤り
率監視装置（参照：特開昭５４−６９３１１）において
は、ｎ相ＰＳＫ変調信号をｎ／２てい倍して２相ＰＳＫ
変調信号に変換し、この２相ＰＳＫ変調信号を２つの位
相検波器によつて位相検波する。
この場合、２つの位相検波器には、通常のｎ相ＰＳＫ搬
送波再生回路によつて再生された搬送波をｎ／２てい倍
し、且つ位相を＋αおよび一αだけずらしたものがそれ
ぞれ基準搬送波として与えられている。しかる後、各位
相検波器の出力信号を２つの識別再生器によつて識別し
、これらの識別結果の一致、不一致を判別することによ
り信号の雑音余裕の有無をその都度検出し、該検出結果
をある時間計数することにより、伝送路の歪み等による
誤り率を推定する、ことにより監視していた。しかしな
がら、上述の従来形においては、回路規模が大きく、ま
た、ｎ／２てい倍器、位相検波器等の高周波回路部品が
多いので製造コストが高いという問題点があつた。
送波再生回路によつて再生された搬送波をｎ／２てい倍
し、且つ位相を＋αおよび一αだけずらしたものがそれ
ぞれ基準搬送波として与えられている。しかる後、各位
相検波器の出力信号を２つの識別再生器によつて識別し
、これらの識別結果の一致、不一致を判別することによ
り信号の雑音余裕の有無をその都度検出し、該検出結果
をある時間計数することにより、伝送路の歪み等による
誤り率を推定する、ことにより監視していた。しかしな
がら、上述の従来形においては、回路規模が大きく、ま
た、ｎ／２てい倍器、位相検波器等の高周波回路部品が
多いので製造コストが高いという問題点があつた。
本発明の目的は、ｎ相デイジタル位相変調方式における
位相同期回路に良く具備されているところの位相同期外
れの検出を行う回路（参照：特公昭５３−３３３８３）
内にあつても雑音余裕の有無に対応して信号変化が発生
していることに着目し、これにより、上述の回路に単に
１個の識別器を付加することにより雑音余裕の有無をそ
の都度識別するようにし、従つて、ｎ／２てい倍器、位
相検波器等の高周波回路部品を不要にし、この結果、回
路規模を小にし且つ製造コストを低減し、前述の従来形
における問題点を解決することにある。
位相同期回路に良く具備されているところの位相同期外
れの検出を行う回路（参照：特公昭５３−３３３８３）
内にあつても雑音余裕の有無に対応して信号変化が発生
していることに着目し、これにより、上述の回路に単に
１個の識別器を付加することにより雑音余裕の有無をそ
の都度識別するようにし、従つて、ｎ／２てい倍器、位
相検波器等の高周波回路部品を不要にし、この結果、回
路規模を小にし且つ製造コストを低減し、前述の従来形
における問題点を解決することにある。
以下、図面により本発明を説明する。
第１図は一般的な位相同期回路による搬送波再生回路の
プロツク回路図である。
プロツク回路図である。
第１図において、位相同期回路（ＰＬＬ）は、位相比較
器１、低域フイルタ２および電圧制御発振器３から構成
されており、この位相比較器１はｎ相ＰＳＫ変調信号Ｓ
と電圧制御発振器３の出力信号との位相差を常に比較す
る。この位相差によつて生ずる位相比較器１の出力電圧
は低域フイルタ２によつて平滑されて電圧制御発振器３
の制御電圧となる。これにより、電圧制御発振器３の周
波数を正確にｎ相ＰＳＫ変調信号の平均周波数に一致さ
せるようにしている。このような位相同期回路において
は機器の動作が正常か否かを判別するため位相同期外れ
を監視する必要がある。第２図は従来の位相同期回路に
よる４相ＰＳＫデイジタル変調方式における誤り率監視
装置のプロツク回路図である。
器１、低域フイルタ２および電圧制御発振器３から構成
されており、この位相比較器１はｎ相ＰＳＫ変調信号Ｓ
と電圧制御発振器３の出力信号との位相差を常に比較す
る。この位相差によつて生ずる位相比較器１の出力電圧
は低域フイルタ２によつて平滑されて電圧制御発振器３
の制御電圧となる。これにより、電圧制御発振器３の周
波数を正確にｎ相ＰＳＫ変調信号の平均周波数に一致さ
せるようにしている。このような位相同期回路において
は機器の動作が正常か否かを判別するため位相同期外れ
を監視する必要がある。第２図は従来の位相同期回路に
よる４相ＰＳＫデイジタル変調方式における誤り率監視
装置のプロツク回路図である。
第２図において、識別器５が位相同期外れを検出し、ま
た、誤り率監視装置６が雑音余裕の有無を検出する。Ｃ
１−１，Ｃ１一２は、同一な回路であつて、２つの入力
の和および差を演算する和回路１１，１２、各回路１１
，１２の出力の絶対値を演算する絶対値回路１３，１４
、および両回路１３，１４の出力差を演算する差回路１
５からなり、また、Ｃ２−１，Ｃ２２も、同一の回路で
あつて、２つの入力の絶対値を演算する絶対値回路２１
，２２および両回路２１，２２の出力差を演算する差回
路２３からなる。位相比較器１−１には４相ＰＳＫ変調
信号Ｓ１と電圧制御発振器３の出力信号とが印加され、
他方、位相比較器１−２には４相ＰＳＫ変調信号Ｓ１と
電圧制御発振器３の出力信号をπ／２移相器４によつて
シフトした信号とを印加される。位相比較器１−１，１
−２の各出力信号「１」，「２」は回路Ｃ１−１，Ｃ２
−１およびＣ１−２を介して低域フイルタ２−１に導か
れ、ここで平滑されて電圧制御発振器３の制御信号とな
る。このように構成された位相同期回路における位相同
期外れを識別するために、回路Ｃ１−１，Ｃ２１の各出
力に回路Ｃ２−２を接続し、この回路Ｃ２−２の出力信
号「１６」を低域フイルタ２２で平滑して識別器５で識
別することにより判別を行つている。この場合、回路Ｃ
２−２の出力信号「１６」は、後述するように、第５図
１に示すごとくなり、位相同期回路が引込んでいる場合
（θ一π／４、３／４π、５／４πおよび７／４π）に
は、信号「１６」の電圧は最小値となり、従つて、これ
らの値を低域フイルタ２−２で積分しこの積分値を識別
することにより位相同期外れを検出できる。
た、誤り率監視装置６が雑音余裕の有無を検出する。Ｃ
１−１，Ｃ１一２は、同一な回路であつて、２つの入力
の和および差を演算する和回路１１，１２、各回路１１
，１２の出力の絶対値を演算する絶対値回路１３，１４
、および両回路１３，１４の出力差を演算する差回路１
５からなり、また、Ｃ２−１，Ｃ２２も、同一の回路で
あつて、２つの入力の絶対値を演算する絶対値回路２１
，２２および両回路２１，２２の出力差を演算する差回
路２３からなる。位相比較器１−１には４相ＰＳＫ変調
信号Ｓ１と電圧制御発振器３の出力信号とが印加され、
他方、位相比較器１−２には４相ＰＳＫ変調信号Ｓ１と
電圧制御発振器３の出力信号をπ／２移相器４によつて
シフトした信号とを印加される。位相比較器１−１，１
−２の各出力信号「１」，「２」は回路Ｃ１−１，Ｃ２
−１およびＣ１−２を介して低域フイルタ２−１に導か
れ、ここで平滑されて電圧制御発振器３の制御信号とな
る。このように構成された位相同期回路における位相同
期外れを識別するために、回路Ｃ１−１，Ｃ２１の各出
力に回路Ｃ２−２を接続し、この回路Ｃ２−２の出力信
号「１６」を低域フイルタ２２で平滑して識別器５で識
別することにより判別を行つている。この場合、回路Ｃ
２−２の出力信号「１６」は、後述するように、第５図
１に示すごとくなり、位相同期回路が引込んでいる場合
（θ一π／４、３／４π、５／４πおよび７／４π）に
は、信号「１６」の電圧は最小値となり、従つて、これ
らの値を低域フイルタ２−２で積分しこの積分値を識別
することにより位相同期外れを検出できる。
次に、第２図において、雑音余裕の有無を検出する誤り
率監視装置６について説明する。
率監視装置６について説明する。
位相比較器１−１，１−２の出力信号「１」，［２］（
検波出力でもある）をｎ／２てい倍器６１（ただし、ｎ
−４）によつてｎ／２てい倍し、これにより、ｎ／２て
い倍器６１の出力信号は第３図の信号空間図の３０１に
示すような２相ＰＳＫ変調信号となる。この変調信号を
位相検波器６２，６３によつて位相検波する。この場合
、各位相検波器６２，６３には通常の４相ＰＳＫ搬送波
再生回路によつて再牛された搬送波をｎ／２てい倍し、
且つ位相を±αだけ第３図の３０１からずらしたものを
基準搬送波ｆ＋α、ｆ−αとして与えられている。この
検波された信号を識別器６４，６５へ入力する。識別器
６４においては、入力信号が第３図のしきい値３０２よ
り下方か上方かを判定し、下方であれば″１”を出力し
、他方、上方であれば゛０゛を出力する。同様に、識別
器６５においては、入力信号がしきい値３０３より下方
か上方かを判定し、上方であれば゛１”を出力し、他方
、下方であれば゛０゛を出力する。このような識別器６
４，６５の出力信号の一致、不一致を判別器６６によつ
て判別する。一致していれば判別器６６ば１゛を出力し
、他方、不一致であれば判別器６６ば０゛を出力する。
すなわち、第３図の斜線部分３０４，３０５に雑音等に
より落ち込むと、判別器６６の出力信号Ｓ３ば１゜゛と
なるので、これをある時間計数することにより雑音余裕
の有無を検出し誤り発生確率を推定により求めることが
できる。しかしながら、この誤り率監視装置６において
は、回路規模が大きく、また、ｎ／２てい倍器６１．位
相検波器６２，６３等の高周波回路部品を必要するため
に製造コストが高い。本発明は、第２図において、位相
同期外れを識別するための低域フイルタ２−２に入力さ
れる信号波形が雑音余裕の有無に対応していることに着
目した。第４図は本発明の一実施例としての位相同期回
路による４相ＰＳＫ変調方式における誤り率監視装置の
プロツク回路図である。
検波出力でもある）をｎ／２てい倍器６１（ただし、ｎ
−４）によつてｎ／２てい倍し、これにより、ｎ／２て
い倍器６１の出力信号は第３図の信号空間図の３０１に
示すような２相ＰＳＫ変調信号となる。この変調信号を
位相検波器６２，６３によつて位相検波する。この場合
、各位相検波器６２，６３には通常の４相ＰＳＫ搬送波
再生回路によつて再牛された搬送波をｎ／２てい倍し、
且つ位相を±αだけ第３図の３０１からずらしたものを
基準搬送波ｆ＋α、ｆ−αとして与えられている。この
検波された信号を識別器６４，６５へ入力する。識別器
６４においては、入力信号が第３図のしきい値３０２よ
り下方か上方かを判定し、下方であれば″１”を出力し
、他方、上方であれば゛０゛を出力する。同様に、識別
器６５においては、入力信号がしきい値３０３より下方
か上方かを判定し、上方であれば゛１”を出力し、他方
、下方であれば゛０゛を出力する。このような識別器６
４，６５の出力信号の一致、不一致を判別器６６によつ
て判別する。一致していれば判別器６６ば１゛を出力し
、他方、不一致であれば判別器６６ば０゛を出力する。
すなわち、第３図の斜線部分３０４，３０５に雑音等に
より落ち込むと、判別器６６の出力信号Ｓ３ば１゜゛と
なるので、これをある時間計数することにより雑音余裕
の有無を検出し誤り発生確率を推定により求めることが
できる。しかしながら、この誤り率監視装置６において
は、回路規模が大きく、また、ｎ／２てい倍器６１．位
相検波器６２，６３等の高周波回路部品を必要するため
に製造コストが高い。本発明は、第２図において、位相
同期外れを識別するための低域フイルタ２−２に入力さ
れる信号波形が雑音余裕の有無に対応していることに着
目した。第４図は本発明の一実施例としての位相同期回
路による４相ＰＳＫ変調方式における誤り率監視装置の
プロツク回路図である。
第４図において、第２図の装置と同一の構成要素におい
ては同一の参照番号を付してある。すなわち、第４図に
おいては、第２図の誤り率監視装置６の代りに誤り率監
視用の識別器７を付加してある。以下、第４図の装置の
動作について詳細に説明する。第５図ａ〜第５図１は第
４図の装置内に現われる信号のタイミング波形図である
。
ては同一の参照番号を付してある。すなわち、第４図に
おいては、第２図の誤り率監視装置６の代りに誤り率監
視用の識別器７を付加してある。以下、第４図の装置の
動作について詳細に説明する。第５図ａ〜第５図１は第
４図の装置内に現われる信号のタイミング波形図である
。
第５図ａ〜第５図１を参照すると、４相ＰＳＫ変調信号
Ｓ１と電圧制御発振器３の出力信号と位相比較器１−１
に入力すると、その出力信号「１」は第５図ａの実線に
示すごとくなり、他方、４相ＰＳＫ変調信号Ｓ１と電圧
制御発振器３の出力信号をπ／２移相器４によりπ／２
シフトさせた信号とを位相比較器１−２に入力すると、
その出力信号「２」は第５図ａの点線に示すごとくなる
。この２つの信号［１」，「２」をそれぞれ回路Ｃ１−
１の和回路１１および差回路１２に入力すると、それぞ
れの出力信号「３」，［４」は第５図ｂの実線、点線に
示すごとくなる。従つて、この信号［３」，「４」を各
絶対値回路１３，１４で絶対値をとると、第５図Ｃの実
線、点線で示す信号「５」，「６」が得られる。しかる
後に、信号「５」，「６」の差を差回路１５によつて演
算すると、第５図ｄの実線に示す信号「７」が得られる
。他方、回路Ｃ２−１の出力信号「８］は第５図ｄの点
線に示すごとくなる。上述のごとくして得られた２つの
信号「７」，「８」は、回路Ｃ１−２を介して低域フイ
ルタ２１に導かれ、ここで平滑された後に電圧制御発振
器３の制御電圧になる一方、回路Ｃ２−２を介して低域
フイルタ２−２に導かれ、ここで平滑された後に識別器
５によつて位相同期外れが識別され、且つ回路Ｃ２−２
を介して直接識別器７によつて雑音余裕の有無が検出さ
れる。
Ｓ１と電圧制御発振器３の出力信号と位相比較器１−１
に入力すると、その出力信号「１」は第５図ａの実線に
示すごとくなり、他方、４相ＰＳＫ変調信号Ｓ１と電圧
制御発振器３の出力信号をπ／２移相器４によりπ／２
シフトさせた信号とを位相比較器１−２に入力すると、
その出力信号「２」は第５図ａの点線に示すごとくなる
。この２つの信号［１」，「２」をそれぞれ回路Ｃ１−
１の和回路１１および差回路１２に入力すると、それぞ
れの出力信号「３」，［４」は第５図ｂの実線、点線に
示すごとくなる。従つて、この信号［３」，「４」を各
絶対値回路１３，１４で絶対値をとると、第５図Ｃの実
線、点線で示す信号「５」，「６」が得られる。しかる
後に、信号「５」，「６」の差を差回路１５によつて演
算すると、第５図ｄの実線に示す信号「７」が得られる
。他方、回路Ｃ２−１の出力信号「８］は第５図ｄの点
線に示すごとくなる。上述のごとくして得られた２つの
信号「７」，「８」は、回路Ｃ１−２を介して低域フイ
ルタ２１に導かれ、ここで平滑された後に電圧制御発振
器３の制御電圧になる一方、回路Ｃ２−２を介して低域
フイルタ２−２に導かれ、ここで平滑された後に識別器
５によつて位相同期外れが識別され、且つ回路Ｃ２−２
を介して直接識別器７によつて雑音余裕の有無が検出さ
れる。
回路Ｃ１−２について説明すると、信号「７」，「８」
がそれぞれ和回路１１および差回路１２に入力されると
、回路１１，１２の出力信号「９」，「１０」は第５図
ｅの実線、点線に示すごとくなり、従つて、この２つの
信号「９」，「１０」を各絶対値回路１３，１４で絶対
値をとると、第５図ｆの実線、点線で示す信号「１１」
，「１２」が得られる。
がそれぞれ和回路１１および差回路１２に入力されると
、回路１１，１２の出力信号「９」，「１０」は第５図
ｅの実線、点線に示すごとくなり、従つて、この２つの
信号「９」，「１０」を各絶対値回路１３，１４で絶対
値をとると、第５図ｆの実線、点線で示す信号「１１」
，「１２」が得られる。
しかる後、信号「１１」，「１２」の差を差回路１５に
よつて演算すると、第５図ｇに示す信号「１３」が得ら
れ、この信号「１３」は低域フイルタ２−１に印加され
る。すなわち、位相同期回路が引込んでいる場合（θ＝
π／４、３／４π、５／４πおよび７／４π）には、信
号「１３」の電圧は零であり、従つて、低域フイルタ２
−１の出力電圧も零となり、他方、位相同期回路が引込
んでいない場合には、θ＝π／４、３／４π、５／４π
および７／４π以外の相当し、従つて、信号「１３」の
零値でない電圧が低域フイルタ２−１によつて平滑され
て電圧制御発振器３に対する制御電圧となる。回路Ｃ２
−２について説明すると、信号「７」，「８」を各絶対
値回路２１，２２によつて絶対値をとると、第５図ｈの
実線、点線に示す信号「１４」，「１５」が得られる。
よつて演算すると、第５図ｇに示す信号「１３」が得ら
れ、この信号「１３」は低域フイルタ２−１に印加され
る。すなわち、位相同期回路が引込んでいる場合（θ＝
π／４、３／４π、５／４πおよび７／４π）には、信
号「１３」の電圧は零であり、従つて、低域フイルタ２
−１の出力電圧も零となり、他方、位相同期回路が引込
んでいない場合には、θ＝π／４、３／４π、５／４π
および７／４π以外の相当し、従つて、信号「１３」の
零値でない電圧が低域フイルタ２−１によつて平滑され
て電圧制御発振器３に対する制御電圧となる。回路Ｃ２
−２について説明すると、信号「７」，「８」を各絶対
値回路２１，２２によつて絶対値をとると、第５図ｈの
実線、点線に示す信号「１４」，「１５」が得られる。
従つて、この２つの信号「１４１，「１５」の差を差回
路２３によつて演算すると、第５図１に示す信号「１６
」が得られる。第５図１から分るように、位相同期回路
が引込んでいる場合（θ＝π／４、３／４π、５／４π
および７／４π）には、信号「１６」は最小値になる。
従つて、信号「１６」を低域フイルタ２−２によつて積
分し、該積分値が所定値より大きいか否かを識別器５に
よつて識別することにより位相同期外れを判別できる。
また、信号「１６」を直接、しきい値電圧Ｖｔを用いて
識別器７によつて識別することにより雑音余裕が充分有
るか否かを識別することができ、識別器７の出力信号「
Ｓ３］をたとえばパルスを計数することによつて雑音余
裕の有無の程度を計数することができる。この結果、あ
る時間毎に誤り率を推定することができる。なお、第５
図１に示すごとく、しきい値電圧Ｖｔを設定すると、第
６図に示す信号空間の斜線部に４相ＰＳＫ変調信号が落
ち込む率を監視していることになる。また、回路Ｃ２２
の出力信号「１６」は位相同期回路が引込んでいる場合
に最小値になるように設定してあるが、最大値になるよ
うに設定しても構わない。この場合には、識別器５，７
の極性およびしきい値を変更すればよい。第４図の実施
例をｎ相（ｎ−２ｍ）ＰＳＫ変調方式に拡張することが
できることは言うまでもない。
路２３によつて演算すると、第５図１に示す信号「１６
」が得られる。第５図１から分るように、位相同期回路
が引込んでいる場合（θ＝π／４、３／４π、５／４π
および７／４π）には、信号「１６」は最小値になる。
従つて、信号「１６」を低域フイルタ２−２によつて積
分し、該積分値が所定値より大きいか否かを識別器５に
よつて識別することにより位相同期外れを判別できる。
また、信号「１６」を直接、しきい値電圧Ｖｔを用いて
識別器７によつて識別することにより雑音余裕が充分有
るか否かを識別することができ、識別器７の出力信号「
Ｓ３］をたとえばパルスを計数することによつて雑音余
裕の有無の程度を計数することができる。この結果、あ
る時間毎に誤り率を推定することができる。なお、第５
図１に示すごとく、しきい値電圧Ｖｔを設定すると、第
６図に示す信号空間の斜線部に４相ＰＳＫ変調信号が落
ち込む率を監視していることになる。また、回路Ｃ２２
の出力信号「１６」は位相同期回路が引込んでいる場合
に最小値になるように設定してあるが、最大値になるよ
うに設定しても構わない。この場合には、識別器５，７
の極性およびしきい値を変更すればよい。第４図の実施
例をｎ相（ｎ−２ｍ）ＰＳＫ変調方式に拡張することが
できることは言うまでもない。
すなわち、第７図に示すように、ｎ／２個のｎ位相比較
器１−１，１−２，・・・・・・・・・，１−一にＮ相
ＰＳＫ変調信号Ｓ１と互いに位相２π／ｎだけずれた電
圧制御発振器３の出力信号とを入力する。
器１−１，１−２，・・・・・・・・・，１−一にＮ相
ＰＳＫ変調信号Ｓ１と互いに位相２π／ｎだけずれた電
圧制御発振器３の出力信号とを入力する。
さらに、ｎ／２個の位相比較器の一対の出力に接続され
たｎ／４個の回路Ｃ１−１と、このｎ／４個の回路Ｃ１
−１の一対の出力に接続されたｎ／８個の回路Ｃ１−１
と、・・・・・・・・・、２個の回路Ｃｌｌとからなる
回路群が構成される。この回路群の最終の２個の回路Ｃ
１−１には第４図の４相の場合における回路（矢印Ａ４
に相当）が接続される。矢印Ａ８に示される２つの回路
Ｃ１−１は８相の場合に付加される。以上説明したよう
に本発明によれば、ｎ／２てい倍器、位相検波器等の高
周波回路部品が不要になつたので、回路規模を小さくす
ることができ且つ製造コストを低減させることができ、
前述の従来形における問題点の解決に役立つものである
。
たｎ／４個の回路Ｃ１−１と、このｎ／４個の回路Ｃ１
−１の一対の出力に接続されたｎ／８個の回路Ｃ１−１
と、・・・・・・・・・、２個の回路Ｃｌｌとからなる
回路群が構成される。この回路群の最終の２個の回路Ｃ
１−１には第４図の４相の場合における回路（矢印Ａ４
に相当）が接続される。矢印Ａ８に示される２つの回路
Ｃ１−１は８相の場合に付加される。以上説明したよう
に本発明によれば、ｎ／２てい倍器、位相検波器等の高
周波回路部品が不要になつたので、回路規模を小さくす
ることができ且つ製造コストを低減させることができ、
前述の従来形における問題点の解決に役立つものである
。
第１図は一般的な位相同期回路による搬送波再生回路の
プロツク回路図、第２図は従来の位相同期回路による４
相ＰＳＫディジタル変調方式における誤り率監視装置の
プロツク回路図、第３図は第２図の装置の動作を説明す
るための信号空間図、第４図は本発明の一実施例として
の位相同期回路による４相ＰＳＫデイジタル変調方式に
おける誤り率監視装置のプロツク回路図、第５図ａ〜第
５図１は第４図の装置内に現われる信号のタイミング波
形図、第６図は第４図の装置の動作を説明するための信
号空間図、第７図は本発明の他の実施例としての位相同
期回路によるｎ相ＰＳＫデイジタル位相変調方式におけ
る誤り率監視装置のプロツク回路図である。 １，１−１，１−２，・・・・・・・・・：位相比較器
、２，２−１，２−２，・・・・・・・・・：低域フイ
ルタ、３：電圧制御発振器、４，４−１，４−２，・・
・・・・・・・：移相器、５：位相同期判別用識別器、
６：誤り率監視装置、７：誤り率監視用識別器、Ｃ１−
１，Ｃ１−２：２つの入力の和および差の絶対値を演算
し該２つの絶対値の差を出力する回路、Ｃ２一１，Ｃ２
−２：２つの入力の絶対値を演算し該２つの絶対値の差
を出力する回路。
プロツク回路図、第２図は従来の位相同期回路による４
相ＰＳＫディジタル変調方式における誤り率監視装置の
プロツク回路図、第３図は第２図の装置の動作を説明す
るための信号空間図、第４図は本発明の一実施例として
の位相同期回路による４相ＰＳＫデイジタル変調方式に
おける誤り率監視装置のプロツク回路図、第５図ａ〜第
５図１は第４図の装置内に現われる信号のタイミング波
形図、第６図は第４図の装置の動作を説明するための信
号空間図、第７図は本発明の他の実施例としての位相同
期回路によるｎ相ＰＳＫデイジタル位相変調方式におけ
る誤り率監視装置のプロツク回路図である。 １，１−１，１−２，・・・・・・・・・：位相比較器
、２，２−１，２−２，・・・・・・・・・：低域フイ
ルタ、３：電圧制御発振器、４，４−１，４−２，・・
・・・・・・・：移相器、５：位相同期判別用識別器、
６：誤り率監視装置、７：誤り率監視用識別器、Ｃ１−
１，Ｃ１−２：２つの入力の和および差の絶対値を演算
し該２つの絶対値の差を出力する回路、Ｃ２一１，Ｃ２
−２：２つの入力の絶対値を演算し該２つの絶対値の差
を出力する回路。
Claims (1)
- １ ２つの入力の和および差の絶対値を演算し該２つの
絶対値の差を出力する回路を第１の回路Ｃ１とし、２つ
の入力の絶対値の差を出力する回路を第２の回路Ｃ２と
した場合、電圧制御発振器と、入力信号と前記電圧制御
発振器の出力信号を位相２π／ｎ（ｎ＝２＾ｍ：ｍは２
以上の整数）ずつシフトさせた各信号との２信号を受信
するｎ／２個の位相比較器と、該ｎ／２個の位相比較器
の一対の出力に接続されたｎ／２＾２個の第１の回路お
よび前段の第１の回路の一対の出力に接続されたｎ／２
＾ｋ個（ｋ−３、４、・・・・・・・・・、ｍ−１）の
第１の回路からなる回路群と、該回路群の最終段の２個
の第１の回路の各出力に接続された各１個の第１および
第２の回路と、該第１および第２の回路の各出力に接続
された各１個の第１および第２の回路と、最終段の第１
の回路の出力および前記電圧制御発振器の入力の間に接
続された第１の低域フィルタと、最終段の第２の回路の
出力に接続された同期判別用出力を送出する第２の低域
フィルタとを具備するｎ相ディジタル位相変調方式にお
ける位相同期回路において、最終段の第２の回路の出力
に識別器を付加し、これにより、該最終段の第２の回路
の出力を所定の閾値で識別し、該識別結果を計数するこ
とにより誤り率監視を行うことを特徴とする位相同期回
路によるｎ相ディジタル位相変調方式における誤り率監
視装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16917279A JPS5937625B2 (ja) | 1979-12-27 | 1979-12-27 | 誤り率監視装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP16917279A JPS5937625B2 (ja) | 1979-12-27 | 1979-12-27 | 誤り率監視装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5693458A JPS5693458A (en) | 1981-07-29 |
| JPS5937625B2 true JPS5937625B2 (ja) | 1984-09-11 |
Family
ID=15881580
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP16917279A Expired JPS5937625B2 (ja) | 1979-12-27 | 1979-12-27 | 誤り率監視装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5937625B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01264042A (ja) * | 1987-12-29 | 1989-10-20 | Japan Radio Co Ltd | 搬送波再生回路のロック検出方法 |
-
1979
- 1979-12-27 JP JP16917279A patent/JPS5937625B2/ja not_active Expired
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5693458A (en) | 1981-07-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| EP0084461A1 (en) | Method of and apparatus for detecting the presence of a frequency shift keyed signal | |
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| JPS5914939B2 (ja) | 搬送波再生装置 | |
| US6038268A (en) | Direct conversion FSK signal radio receiver | |
| JPS6347182B2 (ja) | ||
| JPS5835428B2 (ja) | 搬送波再生回路 | |
| US4344041A (en) | Biphase detector | |
| JPS5937625B2 (ja) | 誤り率監視装置 | |
| US5949829A (en) | Central error detecting circuit for FSK receiver | |
| JPS6025938B2 (ja) | 基準搬送波再生回路における擬似引込回避回路 | |
| JPH0258826B2 (ja) | ||
| US4455680A (en) | Method and apparatus for receiving and tracking phase modulated signals | |
| JPS62183247A (ja) | 位相変調信号復調方式 | |
| JP4009373B2 (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| JPS5975743A (ja) | クロツク再生回路 | |
| US6625204B1 (en) | Synchronization and bit detection in a single spreading sequence SAMA receiver | |
| JPS5816827B2 (ja) | 基準搬送波再生回路における擬似引込回避回路 | |
| JP2634684B2 (ja) | 同期確立判定回路 | |
| EP1523145B1 (en) | Detection of the presence or absence of an ARI signal. | |
| JPH05167629A (ja) | 疑似ロック検出回路 | |
| JPS6324343B2 (ja) | ||
| JPS6112425B2 (ja) | ||
| JPH0131823B2 (ja) | ||
| JP2000252887A (ja) | 広帯域高調波除去フィルタ |