JPS62183247A - 位相変調信号復調方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はデータ信号を位相変調（以下ＰＳＫとする）し
て伝送する伝送システムにおいて、ＰＳＫ信号からデー
タ信号を復調する復調方式に係り、特に、ディジチル集
積Ｍ路化に好適な位相変調信号復調方式に関する。

〔従来の技術〕

））　Ｓ　Ｋ信号からデータ信号を復調する方式として
、第２図に示すような同期検波方式が良く知られている
。ディジタルデータを差動符号化した第３図ａの信号に
ＰＳＫ変調をかけて伝送し、受信したＰＳＫ信号を帯域
通過フィルタ２１．スライサ（リミッタ）２２により第
３図に示すような波形すに変換する。この波形すを分岐
し、一方を搬送波再生回路２３に入力し、基準位相とな
る再生搬送波Ｃを再生する。分岐された他方の波形すは
この再生搬送波Ｃを用いて同期検波される。位相比校器
（同期検波回路）２４の出力には伝送路で付加された雑
音に基づくジッタ、および再生搬送波の位相誤差のため
波形ｄに示すような雑音パルスが含まれる。これを低域
通過フィルタ２５およびスライサ２６により除去する。

スライサ２６の出力は波形ｅのようになる。２７は差動
符号化されたデータ信号を複合化するための符号変換器
である。

以上のように同期検波方式には搬送波再生回路２３や低
域フィルタ２５等のアナログ回路が含まれる。従来から
これらのアナログ回路をディジタル化し、集積化、無調
整化を試みた例はいくつかある。低域通過フィルタ２５
のディジタル化に関しては特開昭５］−４８９５９号公
報、昭５５−／１１２５号公報等がある。

〔発明が解決しようとする問題点〕

上記従来技術はいずれも低域通過フィルタ２５のディジ
タル化に関連したものであり、搬送波の再生は不可欠の
技術であった。この搬送波再生をディジタル的に行う例
は従来はみられなかった。

これは搬送波再生という動作が本質的に時間軸上のアナ
ログ動作を必要とするためである。このため従来は復調
回路の完全なディジタル化は困難であった。

本発明の目的は、搬送波再生に伴なう従来技術課題を克
服し、完全にディジタルＩＣ化可能なＰＳＫ信号復調方
式を提供しようとするものである。

〔問題点を解決するための手段〕

上記目的は、位相変調信号の搬送波周波数とは１弁開期
のクロックを発生する手段を設け、この非同期のクロッ
クと位相変調信号との位相差を検出し、この位相差を基
にデータ信号を復調することにより、達成される。

〔作用〕

差動符号化されたＰＳＫ信号の復調においてはＰＳＫ信
号の絶対位相を知る必要はなく、復調しようとするデー
タ信号ビットと、そのビットの直前のビットとの間の位
相差の有無がわかれば充分である。即ち、直前のビット
との間にπの位相差があれば送信データ１１１　ＩＩで
あり、位相差がなければ“０”と識別できる。このよう
なビット間の位相差の有無を判別するためには、ビット
とビットとの切換タイミングを抽出する手段と、そのタ
イミング間の位相の変化の有無を識別する手段があれば
可能である。ビット間の位相の変化の有無を識別するた
めに、従来は搬送波と同期したクロックを用い、このク
ロックとＰＳＫ信号との位相差の有無を識別していた。

しかし２ビツト間の位相の変化を調べるためには搬送波
と完全に同期したクロックは必要条件ではなく、少なく
とも２ビツトの間で搬送波との位相差が概ね一定である
程度のクロックであっても可能である。実際、通常の水
晶発振器を用いても周波数偏差を１０−４程度とするこ
とは容易であり、位相変化の有無を判定するに際して致
命的となることはない。

また、ビット切換タイミングの抽出はＰＳＫ信号の位相
切換タイミングを抽出することにより可能である。

〔発明の実施例〕

以下１本発明を図面を用いて説明する。

第１図に本発明の一実施例の構成を示す。本実施例では
位相識別用クロック発生器１１からの位相識別用クロッ
クとＰＳＫ信号との間の位相差を位相差検出器１２で検
出し、タイミング抽出器１４からのタイミングで位相差
の変化の有無を位相差変化検出器１３により判定してい
る。この位相識別用クロックは搬送波とは同期していな
いため、その位相差はそれぞれの周波数の差の周波数で
変化する。すなわち、ＰＳＫ信号のＯ相、π相と位相識
別用クロックとの間の位相差が位相識別用クロックとＰ
ＳＫ搬送波の周波数の差の周波数で変化する。これを第
４図に示す。ここでＰＳＫ信号と位相識別用クロックｆ
どの位相差を第５図のように定義する。すなわちＰＳＫ
信号の（波形ｂｏ、ｂπ）の立上りおよび立下りと位相
識別用クロック波形ｆとの間の位相差のうち小なるもの
をとり、これに符号Ｓ　ｇｎをかける。Ｓｒｎは位相識
別用クロックの立ＥリタイミングでＰＳＫ信号が１１Ｈ
”レベルならば正、′Ｌ”レベルならば負とする。この
ように定義するのは差動符号化ＰＳＫ信号の復調におい
てはＯ相、π相の区別をする必要がないからである。

第１図の構成ではＰＳＫ信号の位相変化の有無は、０相
ＰＳＫ信号（第５図の波形ｂｏ）とπ相ＰＳＫ信号（第
５図の波形ｂπ）の位相識別クロックｆとのそれぞれの
位相差の差として判定される。これは第４図の実線と破
線との差で表わされる。これは第４図から明らかなよう
に、時間が０゜Ｔ／２．Ｔ、・・・の瞬間には位相差の
差はＯとなり、位相変化の有無は判定できなくなる。こ
れによりこの復調方式の誤り率は位相識別用クロックｆ
の波数偏差程度となる。

さらに良い誤り率特性を得るためには次のように変形す
れば良い。すなわち位相識別用クロックとして位相の異
なる複数個の位相識別用クロックを用い、それぞれの復
調結果の多数決を取る。３種類の位相を持つクロックを
用いた場合の例を第６図に示す。Δ０１．Δ０２．八〇
３はそれぞれの位相識別クロックの第１の位相識別クロ
ックに対する位相差を示す。図から明らかなようにΔ０
１の位相識別クロックでは位相変化の有無を判定できな
い場合（０，−、Ｔ、・・・）であってもΔ０２゜Δθ
♂の位相識別クロックによれば図中の矢線Ａ１で示した
位相差が生じる。これらの復調データの多数決を取るこ
とにより正確な識別が可能となる。

第７図は前述の複数個の位相差識別用クロックを用いた
場合の実施例を示す。第８図はその各部の波形を示し、
第７図中のｂ−Ｑの符号は第８図の波形にそれぞれ対応
する。

ＰＳＫ信号は帯域フィルタ（第２図の２１）、スライサ
（第２図の２２）により波形すとなり第７図の復調回路
に入力される。水晶発振器７１の出力は位相識別クロッ
ク発生器７２によって、位相が１２０°ずつずれた３相
の位相識別クロックｆ、ｆ’　、！’となる。ＰＳＫ信
号すを３分岐し。

３相の位相識別クロックｆ、！’　、！’とともにそれ
ぞれ３個の位相差識別器７３．７３’　、７３’に入力
する。位相差識別器７３．７３’　、７３’は位相識別
クロックｆ、！’　、ｆ’とＰＳＫ信号すの位相差を２
値に量子化する機能を持っている。

これは第４図において位相差が正であるならばｒｔ　Ｈ
ｌ＃レベル、位相差が負であるならばａｉＬ”レベルを
出力する機能である。この位相差識別は各位相識別クロ
ックｆ、ｆ’　、！’の１周期毎に行われる。受信した
ＰＳＫ信号す、には伝送路で雑音が付加されている。こ
の雑音はスライサ（第２図の２２）を通ることによりＰ
ＳＫに信号すのジッタに変換される。このため位相識別
用クロックｆ。

ｆ’　、ｆ’とＰＳＫ信号のｂの位相差がＯ″に近くな
ると位相識別を誤る可能性が高くなる。これを波形ｇ’
　ｅ　ｇ’に模式的に示した。すなわち波形ｇ′ではタ
イムスロット■で１回の誤った位相識別を行っている。

また、波形ｇ′は位相差がほとんど０″であるため（波
形す、ｆ″′の立上りがほぼ一致）、各タイ１１スロツ
トで誤った識別を繰り返している。

位相差識別器７３．７３’　、７３’の出力ｇ。

ｇ’ｅｇ’はそれぞれ２分岐され、一方は位相変化タイ
ミング検出回路７８へ他方は低減通過フィルタ７４．７
４’　、７４’へ入力される。タイミング検出回路７８
では出力波形ｇ＋　ｇ’　＊　ｇ’からＰＳＫ信号すの
位相変化点を検出する。これは位相差検出器７３．７３
’　、７３’の出力変化が位相識別クロックｇ＋　ｇ’
　＋　ｇ’のいずれかの１周期の間に同時に起った時の
３番目の変化点を検出することにより行われる。このよ
うに′することで出力波形ｇ’　＋　ｇ’のような誤っ
た位相識別の影響を取り除くことができる。この位相変
化点検出パルスを波形ｋに示す。このパルスｋをリファ
レンスとして、ディジタルＰＬＩ、７９によりビツｊ・
クロックａを抽出する。このＰ　Ｌ　Ｔ、　７９は水晶
発振器７１の出力を分周し、その分周出力Ｑとリファレ
ンスパルスにどの位相比較結果に基づいて分周比を変化
させるものである。その結果、出力ＱはＰＳＫ波すの位
相切換点と同期する。またタイミング検出回路７８では
位相変化のなかったタイムスロットではタイミング検出
ができない。この場合はディジタルＰＬＬ７９の位相比
較動作を停止し、分周比も変化させないものとする。こ
のようにしてビットクロックＱが抽出される。

一方−１波形ｇｐ　ｇ’　＋　ｇ’は低減通過フィルタ
７４．７４”、７４’により、波形り、ｈ’　、ｈ’の
ようにＮ＃音が除去される。低減通過フィルタ７４．７
４’　、７４’はビットクロック悲でリセットされるデ
ィジタル積分放電フィルタである。

ｈ、ｈ’　、ｈ’は２分岐され、一方は１ビツト遅延回
路７５．７５’　、７５’でビットクロックＱの１９周
期分遅延され、他方と位相比較器７６゜７６’　、７６
′で位相比較されるこの出力を波形ｉ、ｊ’、ｉ’に示
す。これらを多数決回路７７で多数決を取り、出力デー
タｊが得られろ。

次に第７図の各機能ブロックの動作を説明する第９図は
位相識別クロック発生器７２の回路図である。各部の波
形を第１０図に示す。この回路ではＰＳＫ信号の搬送波
周波数のほぼ３倍に等しい周波数のクロック（イ）を入
力し、３相の位相識別クロックｆ、ｆ’　、ｆ’を出力
する。この回路の動作は以下の通りである。初期状態で
全てのフリップフロップはリセットされているものとす
る。

入力クロックの立上りｔｌで第１のフリップフロップ９
１がセットされ、次の立上りｔｚで第２のフリップフロ
ップ９２がセットされる。次に逆相クロック（ホ）の立
上りｔａで第３のフリップフロップ９３がセットされ、
同時に第１．第２のフリップフロップはリセットされる
。さらに次の逆相クロックの立上りｔａで第３のフリッ
プフロップがリセットされ第１〜第３のブリップフロッ
プは初期状態に戻る。以上の様にしてクロック（イ）は
３分周され、これをシフトレジスタとして動作する第４
．第５のブリップフロップ９４．９５でクロック（イ）
の１周期ずつずらすことにより３相の位相識別クロック
とする。

位相識別ｉ７３．７３’　、７３’はエツジトリガタイ
プのフリップフロップにより容易に実現できる。すなわ
ち、位相識別クロック第８図の波形ｆ、ｆ’　、ｆ’の
立上りでＰＳＫ信号（第８図の波形ｂ）が゛′Ｈ″″レ
ベルならば位相差は＋、“Ｉ、′。

レベルならば位相差は−と識別できる。

第１１図にタイミング検出回路７８の１例を示す。第１
２図に各部の波形を示す。第１２図の波形すはＰＳＫ信
号である。波形ｇ＋　ｇ’　＋　ｇ’は位相識別回路７
３の出力である。また波形ｆ。

ｆ’　、ｆ’は３相の位相識別クロックである。タイミ
ング検出回路には、波形ｆ、ｆ’　、！’波形ｇ　ｒ　
ｇ’　＋　ｇ’が加えられる。このうちフリップフロッ
プ１１１：、１１２．ｉｌ、３の出力波形をｍ。

ｎ、Ｏに示す。他のフリップフロップ１１１’。

１１２’　、１１３’　、１１１’、１１２’、１１３
′も同様の動作を行う。入力ｇはタイミングクロックｆ
′およびｆ′により位相変化点で搬送波１サイクル分の
幅をもつパルスＰに変換される。他の入力ｇ’＋ｇ’同
様にしてパルスＰ’　、Ｐ′となる。これらパルスＰ、
Ｐ’　、Ｐ’の論理ａｍをＡＮＤ　１１５でとり、これ
が位相変化点を示すタイミングパルスにとなる。波形ｇ
には途中で識別誤りが発生した場合もあわせて示した。

このような位相識別誤りが生じた場合であったも論理積
をとっているため、誤った位置にタイミングパルスを発
生してしまうことはない。

低減通過フィルタ７４．７４’　、７４“はカウンタを
用いて構成することができる。すなわち、カウンタのク
ロック端子にクロック７１の出力、カウンタのイネーブ
ル端子に位相識別器７３゜７３’　、７３’の出力を接
続し、イネーブル端子が“Ｉ（”の時のみクロックをカ
ウントする。このカウンタはビットクロックＱのタイミ
ングでリセットされ、リセットする直前のカウント数が
所定の値以上であるならば″Ｈ′″レベル、それ以外の
場合は“Ｌ”レベルを出力する。このようにしてカウン
タは積分−放電フィルタとして動作し、低減通過フィル
タの役目をする。

さらに、１ビツト遅延回路７５．７５’　、７５’はビ
ットクロックＱを用いるシフトレジスタで構成する。

第１３図に多数決回路の１例を示す。入力ｉ。

ｉ　／　、　ｉ＃のいずれか２個が“Ｉ（”レベルであ
った時のみ出力ｊが“Ｈｌｊとなる回路である。

本実施例では伝送路で雑音が付加される場合を考慮して
低減フィルタ７４．７４’　、７４’を含む実施例を述
べた。しかし、雑音が小であるならば低減フィルタは省
略することも可能である。

また本実施例では３相の位相識別クロックを用いる場合
を述べた。しかし、この相数を増やすことも可能である
。

〔発明の効果〕

以上述べたように１本発明によれば搬送波への位相同期
のような時間軸上のアナログ動作を行うことなしにＰＳ
Ｋ信号の復調を行うことができる。

すなわち、搬送波抽出用フィルタ、あるいは電圧制御発
振器等のアナログ部品が不必要となり、搬送波周波数の
整数倍にほぼ等しそよつな周波数の発振器のみを外付け
とするだけで、ゲートアレーのようなディジタル素子で
ＰＳＫ信号の復調が可能となる。この結果１部品点数は
ディジタルＬＳ１１個と水晶発振子のような発振器１個
だけで済み、大巾なコスト低減が可能となる。さらに本
発明による復調器は完全に無調整であり、この点からも
コスト低減が可能となる。

【図面の簡単な説明】

第１　ＩＰ４は本発明の一実施例を示す図、第２図は従
来のＰＳＫ復調鼎の構成を示す図、第３回は第２図の各
部の波形を示す図、第４１ｍ〜第６図は第１図の実施例
を説明するための図、第７図は第１図の実施例の詳細図
、第８図は第７図の各部の波形を示す図、第９図、第１
１図及び第１３図は第７図の各機能ブロックの回路図、
第１０図は第９　　′図の各部の波形を示す図、第１２
図は第１１図の各部の波形を示す図である。

Claims (1)

1. 【特許請求の範囲】 １、位相変調信号からデータ信号を復調する復調方式に
   おいて、この位相変調信号の搬送波周波数とは非同期の
   クロックを発生する手段を具備し、上記クロックと上記
   位相変調信号との位相差を検出し、この位相差を基にデ
   ータ信号を復調することを特徴とする位相変調信号復調
   方式。 ２、特許請求範囲第１項において、前記位相変調信号の
   搬送波周波数と略同一周波数であり位相がそれぞれ３６
   ０°／ｎずつ異なるｎ相（ｎは整数）のクロックを発生
   する手段と、上記ｎ相のクロックと前記位相変調信号と
   の位相差をそれぞれ２値に量子化する手段と、前記デー
   タ信号のビット間での上記量子化された位相差の変化の
   有無をそれぞれ検出する手段と、上記ｎ個の検出結果の
   多数決をとる手段とを備えることを特徴とする位相変調
   信号復調方式。 ３、特許請求範囲第２項において、前記ｎ相のクロック
   と前記位相変調信号の位相差を２値に量子化する手段は
   、前記位相変調信号搬送波周波数の一周期毎に前記位相
   差を２値に量子化する検出器と、前記検出器の出力が所
   定の値の時にのみ計数動作を行い、前記データ信号のビ
   ットクロックから定まるタイミングで、前もつて決めら
   れた基準状態に復帰させられる周波数カウンタとを有す
   ることを特徴とする位相変調信号復調方式。