KR0152220B1 - 연속 및 버어스트 모드 위성통신 복조를 위한 단일 칩 클럭복원기 - Google Patents

Abstract

본 발명은 위성통신이나 이동통신 및 데이타통신 시스템의 연속 및 버어스트모드 통신을 위한 클럭복원기 칩으로 구성되어 한 개의 부품으로 클럭복원이 가능하고 최대 동작클럭 20MHz 이상의 회로응용을 위한 기능부를 갖는다. 또한, 클럭윈도우와 모호성윈도우에 의한 내부신호의 검증과 클럭경보 출력이 가능하며 시스템 적용시 용이한 장점을 갖고있다.

이를 위해 본 발명은, 모드 선택기부(21), 위상 검출기부(22)과, 순차 램덤 워크 필터(23), 루프 선택기부(24), 비교부(26), 계수 제어 발진기부(25), 클럭 경보 회로부(28), 검증회로부(27)를 구비한다.

Description

연속 및 버어스트 모드 위성통신 복조를 위한 단일 칩 클럭복원기

제1도는 클럭복원기 칩의 내부 구성 블럭도.

제2도는 모드 선택기부의 회로도.

제3도는 위상 검출기부의 회로도.

제4도는 루프 선택기부의 회로도.

제5도는 계수제어발진기부의 구성 블럭도.

제6도는 검증 회로부의 회로도.

제7도는 클럭 경보부의 회로도.

* 도면의 주요부분에 대한 부호의 설명

11 : 클럭복원기 칩의 내부 구성 블럭도

21 : 모드 선택기 회로도 22 : 위상 검출기 회로도

23 : 순차 랜덤 워크 필터부 24 : 루프 선택기 회로도

25 : 계수 제어발진기부 26 : 비교부

27 : 검증 회로도 28 : 클럭경보 회로도

31 : 상승에지 검출기 41 : 데이타 천이신호 계수부

51 : 윈도우 신호를 위한 계수부 52 : 256 카운터

53 : 상승에지 검출기

본 발명은 위성통신 시스템의 복조기에서 테이타를 수신하여 복원하기 위한 것으로, 그 중 클럭을 복원하기 위한 디지탈 클럭 복원기에 관한 것이다.

이러한 본 발명은 복조된 디지탈 데이타를 입력으로 하여 클럭 복원을 수행하여 복원된 클럭을 출력하는데, 이 출력은 복호, 디지탈 캐리어 복원등에 이용되며 이동, 위성등 모든 코히러런트 통신 방식의 연속 및 버어스트 모드에 적용할 수 있는 광범위한 적용성이 있다.

종래의 클럭복원 회로는 디지탈 통신 시스템의 NRZ 데이타를 복원하는 회로로서, R, C 소자에 의한 아날로그 루프 필터와 아날로그 VCO로 구성되어 전체 클럭복원 회로의 디지탈화가 용이하지 않고 다수의 부품으로 구성해야 하는 단점이 있고 데이타 속도와 응용 시스템에 따라 필터의 적분시간을 결정하기 위하여 필터와 위상검출기 및 VCO등의 부품을 다르게 결정하고 튜닝해야 하는 단점이 있다.

클럭복원기에 이용되는 디지탈 PLL의 경우도 클럭 복원을 위한 목적을 위하여 디지탈 PLL과 병행하여 여러 개의 부가적인 부품을 추가하여야 하는 단점이 있다. 이외에도 상향/하향 카운터를 사용하여 외부의 클럭 신호를 복원하기 위한 PLL을 이용한 클럭 복원기가 있으나 N비트 기억장치가 필요하여 동작속도의 한계가 있고 특정한 시스템에 제한하여 사용해야 하며 역시 다수의 부품으로 구성되어야 하는 단점이 있다.

따라서, 상기 종래기술의 문제점을 해결하기 위하여 안출된 본 발명은 시스템 클럭이 최대 16MHz까지 동작하여 외부의 클럭 및 위상검출기를 사용하여 이 이상의 속도에도 동작이 가능하도록 하였으며, 칩 동작을 검사하기 위한 클럭 경보와 검증 신호를 출력할 수 있도록 하여 정확한 클럭 복원 및 시험이 용이하고 복호부등에 적절히 이용될 수 있는 클럭 복원 출력을 발생하도록 하여 위성, 이동 통신 시스템등 여러가지 연속 및 버어스트 통신 시스템에 적용이 가능한 클럭복원기를 제공하는데 그 목적이 있다.

상기 목적을 달성하기 위하여 본 발명은, 데이타가 입력되면 입력데이타의 천이 신호를 검출하여 출력하고, 외부신호인 루프 선택 리셋 신호와 입력 데이타의 유용한 간격을 정의하는 신호(ACR)의 상승 에지를 검출하여 루프선택 리셋 신호(LSR)를 출력하는 모드 선택 수단과, 상기 모드 선택 수단으로 부터의 데이타 천이 신호와 피드백 된 클럭복원 피드백 신호를 비교하여 클럭복원피드백 신호의 위상차를 검출하여 리드 및 래그펄스를 출력하고, 데이타 천이 신호를 위상 검출하여 출력하는 위상 검출수단과, 상기 위상 검출수단으로 부터의 데이타 천이 위상 검출신호와 리드 및 래그펄스를 입력받아 디지틀 필터링하여 필터링된 리드 및 래그펄스를 출력하는 순차 램덤 워크 필터링 수단과, 상기 위상 검출수단의 출력과 상기 순차 랜덤 워크 필터링 수단의 출력을 입력받아 위상 보정의 율과 크기를 제어하기 위한 신호를 출력하는 루프 선택수단과, 검증 모드신호와 상기 루프선택 수단의 출력신호를 입력받아 이를 비교하여 출력하는 비교 수단과, 상기 비교수단의 출력을 입력받고, 외부로 부터 분주율 선택신호, 외부 클럭 동작신호를 입력받아 최종 복원클럭을 출력하는 계수 제어 발진 수단과, 상기 계수 제어 발진수단의 클럭 복원 출력 신호에 대한 데이타 천이 위치를 모니터하고 디지탈 천이 트래킹 루프(DTTL)의 상태를 나타내는 클럭경보 신호를 출력하는 클럭 경보 수단 및 상기 비교 수단으로 검증 모드 신호를 출력하고, 검증출력 선택 제어신호의 선택에 따라 내부 신호를 모니터하는 검증수단을 구비한다.

이하, 첨부된 도면을 참조하여 본 발명의 일실시예를 상세히 설명한다.

우선, 이하의 본 발명의 설명에서 언급될 신호에 대해 설명하면 다음과 같다.

·A, B, C:검증 회로부의 검증신호출력 선택 제어신호

·ACR (ACquisition Request):입력 데이타의 유용한 간격을 정의하는 신호

·루프선택기 리셋:루프 선택부와 클럭경보 회로부의 리셋을 위한 신호

·입력 데이타:복조된 데이타 신호로서 위상 및 클럭 복원을 위한 입력 신호

·분주율 선택신호:계수제어발진기의 분주율을 선택하는 신호

·시스템 클럭:전체 클럭복원기 칩의 기준 클럭

·시스템 리셋:전체 클럭복원기 칩의 시스템 리셋

·필터 선택 신호:순차 랜덤 워크 필터의 적분시간을 결정하는 신호

·외부 클럭:외부 계수제어발진기 또는 VCO를 사용할 경우에 사용하는 외부 클럭

·외부 클럭 동작 선택 신호:외부 클럭을 사용할 경우 선택 신호

·외부 리이드 펄스:외부 계수제어발진기 또는 VCO를 사용할 경우에 사용하는 외부 리이드펄스 신호

·외부 위상 검출 신호:외부 계수제어발진기 또는 VCO를 사용할 경우에 사용하는 외부 위상 검출 신호

·외부 래그펄스:외부 계수제어발진기 또는 VCO를 사용할 경우에 사용하는 외부 래그펄스 신호

·외부 데이타 천이 신호:외부 계수제어발진기 또는 VCO를 사용할 경우에 사용하는 외부 데이타 천이 입력 신호

·클럭 경보 선택 신호:클럭 경보 회로부의 적분시간을 결정하는 신호로서 디지탈 천이 트래킹 루프(DTTL)의 유용한 상태를 만듬

·LGC1:외부 계수제어발진기를 사용할 때 이의 모니터 및 프로그램 하기 위한 출력 신호

·LGC2:외부 계수제어발진기를 사용할 때 이의 모니터 및 프로그램 하기 위한 출력 신호

·LDC1:외부 계수제어발진기를 사용할 때 이의 모니터 및 프로그램 하기 위한 출력 신호

·LDC2:외부 계수제어발진기를 사용할 때 이의 모니터 및 프로그램 하기 위한 출력 신호

·LSR:루프선택기 리셋 신호로서 루프선택기와 클럭경보를 리셋하는데 사용되는 신호

·INPHD:위상검출된 데이타 천이 신호

·ACQC:32개의 데이타천이마다 논리 정이 되는 신호로서 위상검출기로부터 직접 리이드 및 래그펄스를 동작하지 않게하고 필터로부터 필터링된 리이드 및 래그펄스를 동작시킴

·PCO1:계수제어발진기에서 프로그램카운터를 통과한 LDC1 및 LGC1 신호로서 2분주에 의하여 추가 및 삭제된 신호

·PCO2:게수제어발진기에서 프로그램카운터에 의하여 추가 및 삭제된 신호

·Q:프로그램 카운터에 의하여 추가 및 삭제되어 비교기를 거친 신호

·LSI:4개의 데이타천이 신호동안 논리 정이되는 제어신호로서 클럭 경보회로에서 모호성 검출기를 동작시킴

·검증모드:A, B, C 입력이 1, 1, 1 일때 논리 부가 되는 검증신호

·클럭 경보 출력:DTTL의 신호를 나타내는 신호로서 DTTL이 입력 데이타 신호에 Lock되지 않으면 논리 부를 출력

·검증 출력:입력 A, B, C에 의하여 선택된 검증 신호의 출력

·클럭 복원 출력:복원된 클럭 신호의 출력

제1도는 본 발명에 따른 클럭복원기의 내부 구성 블럭도로서, 하나의 칩으로 구성한 예를 보이고 있다.

클럭복원기의 동작을 위하여 전원 및 다음과 같은 입력 신호가 요구된다.

- 입력 클럭 신호:

1) 시스템 클럭

2) 외부 클럭

-리셋 신호:

1) 시스템 리셋

-제어 신호:

1) A, B, C

2) ACR

3) 루프 선택기 리셋

4) 분주율 선택 신호

5) 필터 선택 신호

6) 클럭경보 선택 신호

7) 외부 클럭동작 신호

-데이타 신호:

1) 입력 데이타

2) 외부 데이타천이 신호

3) 외부 위상검출 신호

4) 외부 리이드 펄스

5) 외부 래그펄스

본 발명은 이상과 같은 입력 신호를 받아 복원된 클럭 출력을 포함하여 다음과 같은 신호들을 출력한다.

1) 클럭복원 출력

2) 클럭경보 출력

3) 검증 출력

4) LDC2

5) LDC1

6) LGC2

7) LGC1

이제, 본 발명을 이루는 각 구성요소의 동작을 살펴보면 다음과 같다.

모드선택기부(21)는 랜덤한 입력 데이타로부터 주파수와 위상 정보를 추출하기 위하여 데이타에지를 검출한다. 위상검출기부(22)는 데이타천이 신호와 위상 래그 및 리이드 펄스를 출력하기 위한 기준클럭을 검출한다.

입력데이타는 랜덤하며 시간 지터가 존재하기 때문에 래그 및 리이드 펄스, 필터링된 래그 및 리이드 펄스등을 사용하여 주파수를 보정하기 위한 계수제어발진기(25)에 유용한 신호들을 출력한다. 위상 및 주파수의 율과 크기는 분주율선택 신호에 의하여 고속 및 저속으로 결정된다. 고속모드에서 매 데이타 천이 마다 보정이 수행되고 스텝크기는도이다. 이것은 클럭복원출력 신호의 한 주기에 대하여 N부터 N±4의 범위로 계수제어발진기(25)의 분주율을 변화시킨다. 저속 모드에서는 필터링된 래그 및 리이드 펄스들이 보정을 위하여 사용되고 그 스텝 크기는도이고 이의 계수제어발진기(25)의 분주율 변화의 범위는 N부터 N±1이다.

계수제어발진기(25)는 최종 클럭복원출력을 발생한다. 분주율 N은 분주율선택 신호의 정 및 부에 따라 60 및 120으로 프로그램된다. 클럭경보 회로부(28)는 클럭복원출력 신호에 대한 데이타천이 위치를 모니터하고 DTTL의 상태를 나타내는 클럭경보 신호를 출력한다. 검증 회로부(27)는 A, B, C의 선택에 따라 7개의 내부 신호를 모니터하고 DTTL이 시험을 위하여 개루프 조건하에 있도록 허용한다. 설계된 칩의 최대 동작속도 이상의 회로응용에서 외부 VCO 및 외부 검출기를 사용하기 위하여 외부 입출력 핀과 응용회로를 구성하였다.

제2도는 모드 선택기부(제1도의 21)의 세부 회로도이다.

입력 데이타가 입력되면, 모드 선택기는 ACR이 정(+)일 때 입력데이타의 상승 에지 검출기(33)에 의하여 데이타천이 신호를 검출하여 출력한다. 루프 선택기 리셋 신호와 ACR 신호는 각각 상승 에지 검출기(31,32)에서 상승 에지가 검출되어 이 검출된 신호는 논리합 게이트(34)에서 논리합되어 루프선택기 리셋 신호(LSR)를 출력한다. 이 신호는 고속모드에서 루프선택기와 클럭경보를 리셋하기 위하여 사용된다.

도면에서의 최상단 및 중단의 상승에지검출기(31,32)는 3단의 플립플롭과 플립플롭의 제 1단 출력신호와 제 3단 출력신호를 논리곱하여 출력하는 회로이며 시스템클럭이 논리 정일때 입력데이타의 샘플을 취한다. 그리고 최하단 상승에지검출기(33)는 최상단 및 중단의 것과는 다르게 플립플롭의 제1단의 출력과 제 3단 출력을 논리배타합(EXOR)에 의하여 출력을 발생한다. 이는 매 2시스템클럭 주기에 대하여 한 데이타천이 신호 펄스가 발생됨을 의미한다. 시스템리셋 신호는 논리 부일 때 상승 에지 검출부(31,32,33)를 리셋한다.

제3도는 위상 검출기부(제1도의 22)의 세부 회로도이다.

위상검출기부(22)는 상기한 모드 선택기부(21)로 부터의 데이타 천이 신호와 클럭 경보 회로부(28)로 부터 피드백 된 클럭복원 피드백 신호를 비교하여 클럭복원피드백 신호의 위상차를 검출한다. 래그펄스는 데이타 천이 신호가 클럭복원피드백 신호의 반주기 앞설때 출력되고 리이드펄스는 반주기 늦을때 출력된다. 회로 및 칩의 최고 동작속도 이상의 회로 응용에서 외부 리이드 및 래그펄스와 외부데이타 천이 신호 그리고 위상 검출기 신호를 사용할 수 있도록 설계된다. INPHD 신호는 위상검출기를 통과한 데이타천이 신호로서 디지탈 필터인 순차 랜덤 워크 필터(23)의 데이타 입력으로 사용된다.

이러한 위상 검출기부(22)는 도면에 도시한 바와 같이, 상기 모드 선택기부(21)으로 부터의 데이타 천이 신호와 피드백되어 온 클럭복원 신호를 논리곱 처리하여 출력하는 제1 논리곱 게이트(U1), 상기 제1 논리곱 게이트(U1)의 출력과 외부 위상 검출신호를 논리곱 처리하여 출력하는 제2 논리곱 게이트(U2)와, 역상의 외부 리이드 펄스 및 위상 검출신호를 논리곱 처리하여 출력하는 제3 논리곱 게이트(U3)와, 상기 제2 및 제3 논리곱 게이트(U2,U3)의 출력을 논리합하여 리이드 펄스를 출력하는 제1 논리합 처리부(U4)와, 상기 모드 선택기부(21)로 부터의 데이타 천이신호와 외부 위상 검출신호를 논리곱 처리하여 출력하는 제4 논리곱 게이트(U7), 역상의 외부 데이타 천이신호 및 외부 위상 검출신호를 논리곱 처리하여 출력하는 제5논리곱 게이트(U6)와, 상기 제4 및 제5논리곱 게이트(U7,U6)의 출력을 논리합하여 출력하는 제2 논리합 처리부(U8)와, 상기 모드 선택기부(21)로 부터의 데이타 천이 신호와 피드백되어 온 클럭복원 신호의 역상신호를 논리곱 처리하여 출력하는 제6 논리곱 게이트(U5), 상기 제6 논리곱 게이트(U5)의 출력과 상기 외부 위상 검출신호를 논리곱하여 출력하는 제7 논리곱 게이트(U9)와, 역상의 외부 위상 검출신호와 역상의 외부 래그펄스를 논리곱 처리하여 출력하는 제8 논리곱 게이트(U10)와, 상기 제7 및 제8 논리곱 게이트(U9,U10)의 출력을 논리합하여 래그펄스를 출력하는 제3 논리합 처리부(U11)를 구비한다.

제4도는 루프 선택기부(제1도의 24)의 세부 회로도이다.

루프 선택기부(24)는 계수 제어 발진기부(25)에 입력되는 위상 보정의 율과 크기를 제어한다.

ACR 입력 펄스는 루프선택기(24)를 리셋하고 이때 부터 제어신호가 데이타천이 신호의 계수제어에 의하여 발생된다. 데이타천이 신호는 6단 리플게수기(41)에 의하여 계수된다. 제어신호 LSI는 4개의 데이타 천이 신호동안 논리 정을 유지한다. 이 신호는 클럭경보 회로부(28)에서 모호성 검출기를 동작시키는 신호이다. LGC2 신호는 매 24개의 데이타 천이 신호동안 논리정을 유지하는 신호와 래그펄스 및 필터링된 래그펄스 그리고 ACQC 신호와의 논리회로에 의하여 발생된다. LDC2는 역시 리이드 펄스 신호들을 LGC2 신호의 발생회로와 같은 방식으로 출력되는 신호이다. LGC1 신호는 41의 카운터의 제 4 및 제 5단 출력을 논리합한 신호와 ACR 신호를 2단의 NAND 게이트에 의하여 처리한 신호 및 리이드 펄스의 논리회로에 의하여 발생된다. LDC1 신호는 리이드 펄스 신호들을 LGC1신호 출력과 동일한 방법으로 출력된다. ACQC 신호는 매 32 데이타천이 동안 정을 유지하는 신호로서 래그 및 리이드 펄스를 위상검출기로부터 직접적으로 동작하지 않게한다. 필터링된 래그 및 리이드 펄스는 동시에 발생하는 것을 피하기 위하여 래치된다.

비교부(제1도의 26)는 4개의 논리곱 게이트로 구성되고 검증모드 신호를 각각의 제 1입력으로 하고 제 1 논리곱 게이트의 제 2입력은 LGC2이다. 제2, 제3, 그리고 제 4 논리곱 게이트의 제 2입력은 각각 LDC2, LGC1 그리고 LDC1이다. 이 신호들을 계수 제어 발진기부(25)의 입력신호 및 본 발명의 전체 출력으로 작용한다.

제5도는 계수 제어 발진기부(제1도의 25)의 세부 구성 블럭도이다.

계수 제어 발진기부(25)는 3종의 프로그램 카운터부(51 내지 53) 및 외부 클럭 선택부(54)에 의하여 구성된다. 프로그램 카운터부(51)는 프로그램카운터, 한 개의 반전기 그리고 한 개의 플립플롭으로 구성되고, 그중 프로그램 카운터는 3개의 플리플롭, 2개의 에지검출기, 2개의 반전기와 논리곱 게이트, 한 개의 논리배타곱(EXOR) 게이트로 구성된다. LDC1과 LGC1입력은 플립플롭에 의하여 래치되고 에지 검출기는 이들의 에지를 검출한다. LDC1이 검출되면 2 클럭주기동안의 크기를 갖는한 펄스를 생성하고 출력에 클럭의 한 주기를 더한다. LGC1의 검출되면 역시 동일한 방법으로 출력에서 한 주기를 뺀다. 이 출력은 PCO1 신호로 출력되고 이 신호를 CP로 하고 플립플롭을 통과한 피드백된 신호를 D로 하는 1단의 플립플롭이 다음단에 존재한다. 이 플립플롭을 통과한 신호는 프로그램카운터(52)의 제 3클럭입력으로 공급되고 PCO1 신호는 제 2클럭입력으로 공급된다. 프로그램 카운터부(52)는 3개의 플립플롭, 2개의 에지검출기, 카운터5 및 비교 게이트로 구성되며 프로그램 카운터부(51)와 동일한 원리로 동작하지만 가감의 시차가 다르게 적용된다. 계수제어 발진기부(25)의 전체 분주율은 이 블럭에서 결정된다. 분주율선택 신호가 논리부이면 제 3클럭이 선택되고 이는 전체 분주율이 120 으로 되게 작용한다. 분주율선택 신호가 논리정이면 제 2클럭이 선택되고 전체 분주율은 60으로 결정된다. 제 1에지검출기(리이드펄스의 에지 검출)는 4단의 플립플롭으로 구성되고 이의 입력에 리이드(LDC2)펄스가 발생하면 에지검출기는 시스템클럭의 2주기만큼의 한 펄스를 발생하고 정인 주기만큼 가산한다. 래그(LGC2)펄스가 발생하면 동일한 원리로 부인 주기만큼 감산한다. 프로그램카운터부(52)의 최종 출력신호는 외부클럭 선택부의 상단 논리곱에 입력되고 PCO2 신호로 출력된다.

외부클럭 선택부(54)는 외부클럭동작 신호와 그이 부인 신호로 2개의 논리곱 게이트 각각의 제 1단에 입력되고 상단 논리곱 게이트의 제 2단 입력신호는 프로그램카운터(52)의 출력신호이고 하단 논리곱의 제 2단 입력신호는 외부클럭이 된다. 이 두 논리곱 게이트의 출력은 논리합을 거쳐 프로그램 카운터부(53)의 데이타입력 단으로 입력된다(Q 신호). 프로그램 카운터부(53)는 논리곱 게이트와 논리합 게이트의 조합에 의하여 출력이 J-K플립플롭으로 변환되도록 하는 2개의 D플립플롭으로 구성된다. 피드백을 갖는 J-K플립플롭은 카운터 3으로 동작한다. 이렇게 하여 계수제어발진기는 다음 3가지 주요 기능을 수행한다.

1) 분주율선택 신호의 정 및 부에 따라 분주율이 60 및 120 으로 선택된다.

2) 분주율은 루프선택기로부터 출력된 래그 및 리이드 펄스에 의하여 제어된다. LGC2와 LDC2가 발생하면 전체 분주율은 클럭복원출력의 한주기에 대하여 N~N±4로 분주율이 변화된다. 이것은 클럭복원출력의 위상이도로 변화되는 것을 의미한다. LGC1과 LDC1이 발생하면 전체 분주율이 N~N±1로 변화되고 위상은도로 변한다.

3) 게이트에레이 기술에 의하여 설계된 본 회로의 최대 동작속도 이상에서 동작하는 응용회로에 적용할 때 외부의 클럭 및 위상검출 신호의 선택에 의하여 동작가능하도록 하는 선택기능에 있다. 외부 클럭은 클럭복원출력 속도의 6배가 요구된다.

제6도는 검증 회로부(제1도의 27)의 세부 회로도이다.

검증 회로부(27)의 기능은 칩의 출력핀으로 할당되어 있지 않지만 내부 회로의 동작을 검증할 수 있는 주요한 7개의 내부신호를 모니터 하는 것이다. 검증회로는 8개의 신호를 출력가능한 3비트의 제어입력과 선택될 7개의 신호입력 그리고 2개의 출력신호를 갖는다. 특히 검증모드 신호는 계수 제어 발진기부(25)를 동작하지 않게 하는 개루프 조건을 만드는 신호이다. A, B, C제어 입력 신호에 따라 다음과 같이 검증출력 신호를 나타내도록 회로가 구성된다.

제7도는 클럭 경보 회로부(제1도의 28)의 회로도이다.

클럭경보 회로부(28)는 다음과 같은 기능을 수행한다.

1) 클럭 복원 출력과 관계된 데이타천이 신호의 위치를 모니터하고 데이타천이 신호가 클럭윈도우 내에 없으면 클럭경보를 출력한다.

2) 데이타천이 신호가 모호성윈도우 내에서 발생할 때 고속모드를 동작하기 위하여 요구되는 모호성 검출기능을 수행한다.

클럭윈도우는 클럭복원출력의 하강에지를 중심으로 ±16.6 범위이다. 클럭윈도우는 Q 클럭신호에 의하여 클럭복원출력 신호를 시프트함으로 발생한다. 3개의 플립플롭으로 구성된 3단 시프터(71)를 통과하여 2개의 논리곱 게이트에 의하여 클럭윈도우 및 모호성 윈도우 출력을 발생한다. 데이타천이신호는 클럭윈도우와 위상을 비교하여 클럭윈도우 내에 있는지를 결정한다. 데이타천이 신호가 50% 시간 지터를 갖을때 256 카운터(72)와 상승에지검출기(73) 회로에 의하여 비교위치가 더 정확하게 측정되어(클럭윈도우 적분에 의하여) 클럭윈도우 밖에 있을때 클럭경보를 출력한다. 적분은 두 리플카운터를 사용한 펄스들의 계수에 위하여 수행된다. 만약 클럭윈도우 밖에 카운터 펄스가 있기 전에 클럭윈도우 내의 카운터 펄스가 카운터이 최종 단으로 오면 클럭경보 출력은 논리부로 리셋되는 방식으로 동작된다. 256카운터(72)는 비동기 리셋을 갖는 8단의 리플카운터로 구성된다. 7단의 출력은 TAP64 이고 8단의 출력은 TAP128이다. 상승에지검출기(53)는 리셋펄스를 생성하기 위하여 사용된다. 클럭윈도우 내에 있는 펄스들의 적분시간은 클럭경보선택 신호에 의하여 선택된다. 이 신호가 논리 정이면 유용한 클럭경보가 발생되기 이전의 128개의 데이타천이를 적분시간으로 세팅한다. 논리 부이면 적분시간은 64개의 데이타천이를 적분시간으로 한다. 모호성윈도우는 클럭복원출력 신호의 상승에지를 중심으로 ±16.6%범위이다. 이것은 클럭윈도우와 같은 방법으로 발생된다. 모호성검출기는 입력클럭의 시작에서 4개의 데이타천이 동안 논리 정이고 LSI가 논리 정일때 동작한다. 만약 LSI가 논리 정을 유지하고 데이타천이가 모호성윈도우 내에서 발생하면 클럭복원출력의 위상은 180도로 변환된다.

따라서, 상기와 같이 구성되어 동작하는 본 발명은 다음과 같은 특유의 효과를 얻는다.

첫째, 본 발명은 연속 및 버어스트 모드의 통신방식에서 클럭복원을 위하여 적용된다.

둘째, 단일 칩화한 클럭복원기로서 주문형 반도체의 설계 기술에 따라 동작속도의 확장이 가능하며 복호기, 제어기능등의 부가 기능의 확장형 주문형 반도체 설계시 유용하게 적용 가능하다.

섯째, 최대 동작 TTL 클럭은 20MHz이고 최대 170Kbps 속도의 클럭 복원을 내부회로에서 가능하고 그 이상의 속도에서 응용 가능한 기능부가 있다.

넷째, 본 회로의 공급전원이 +5 ±0.5V이고 소모전력은 최대 100mW이며 온작온도가 0℃ -70℃인 한 개의 칩으로 구현이 가능하다.

Claims (5)

1. 데이타가 입력되면 입력데이타의 천이 신호를 검출하여 출력하고, 외부신호인 루프 선택 리셋 신호와 입력 데이타의 유용한 간격을 정의하는 신호(ACR)의 상승 에지를 검출하여 루프선택 리셋 신호(LSR)를 출력하는 모드 선택 수단(21)과, 상기 모드 선택 수단(21)으로 부터의 데이타 천이 신호와 피드백 된 클럭복원 피드백 신호를 비교하여 클럭복원피드백 신호의 위상차를 검출하여 리이드 및 래그펄스를 출력하고, 데이타 천이 신호를 위상 검출하여 출력하는 위상 검출수단(22)과, 상기 위상 검출수단(22)으로 부터의 데이타 천이 위상 검출신호와 리이드 및 래그펄스를 입력받아 디지틀 필터링하여 필터링된 리이드 및 래그펄스를 출력하는 순차 램덤 워크 필터링 수단(23)과, 상기 위상 검출수단(22)의 출력과 상기 순차 랜덤 워크 필터링 수단(23)의 출력을 입력받아 위상 보정의 율과 크기를 제어하기 위한 신호를 출력하는 루프 선택수단(24)과, 검증 모드신호와 상기 루프선택 수단(24)의 출력신호를 입력받아 이를 비교하여 출력하는 비교 수단(26)과, 상기 비교수단(26)의 출력을 입력받고, 외부로 부터 분주율 선택신호, 외부 클럭 동작신호를 입력받아 최종 복원 클럭을 출력하는 계수 제어 발진 수단(25)과, 상기 계수 제어 발진수단(25)의 클럭 복원 출력 신호에 대한 데이타 천이 위치를 모니터하고 디지탈 천이 트래킹 루프(DTTL)의 상태를 나타내는 클럭경보 신호를 출력하는 클럭 경보 수단(28) 및 상기 비교 수단(26)으로 검증 모드 신호를 출력하고, 검증출력 선택 제어신호의 선택에 따라 내부 신호를 모니터하는 검증수단(27)을 구비하는 것을 특징으로 하는 클럭복원기.
2. 제1항에 있어서, 상기 모드 선택 수단(21)은, 루프 선택 리셋 신호의 상승에지를 검출하는 제1 상승 에지 검출기(31)와, 입력 데이타의 유용한 간격을 정의하는 신호(ACR)의 상승 에지를 검출하는 제2 상승 에지 검출기(32)와, 상기 신호(ACR)가 정(+)일 경우에만 입력 데이타의 상승 에지를 검출하는 제3 상승 에지 검출수단(33)과, 상기 제1 및 제2 상승 에지 검출수단(31,32)의 출력을 논리합 처라하여 출력하는 논리합 게이트(34)를 구비하는 것을 특징으로 하는 클럭복원기.
3. 제1항에 있어서, 상기 위상 검출수단(22)은, 상기 모드 선택수단(21)으로 부터의 데이타 천이 신호와 피드백되어 온 클럭복원 신호를 논리곱 처리하여 출력하는 제1 논리곱 게이트, 상기 제1 논리곱 게이트의 출력과 외부 위상 검출신호를 논리곱 처리하여 출력하는 제2 논리곱 게이트와, 역상의 외부 리이드 펄스 및 위상 검출신호를 논리곱 처리하여 출력하는 제3 논리곱 게이트와, 상기 제2 및 제3 논리곱 게이트의 출력을 논리합하여 리이드 펄스를 출력하는 제1 논리합 처리수단과, 상기 모드 선택수단(21)으로 부터의 데이타 천이 신호와 외부 위상 검출신호를 논리곱 처리하여 출력하는 제4 논리곱 게이트, 역상의 외부 데이타 천이신호 및 외부 위상 검출신호를 논리곱 처리하여 출력하는 제5 논리곱 게이트와, 상기 제4 및 제5 논리곱 게이트의 출력을 논리합하여 출력하는 제2 논리합 처리수단과, 상기 모드 선택수단(21)으로 부터의 데이타 천이 신호와 피드백되어 온 클럭복원 신호의 역상신호를 논리곱 처리하여 출력하는 제6 논리곱 게이트, 상기 제6 논리곱 게이트의 출력과 상기 외부 위상 검출신호를 논리곱하여 출력하는 제7 논리곱 게이트와, 역상의 외부 위상 검출신호와 역상의 외부 래그펄스를 논리곱 처리하여 출력하는 제8 논리곱 게이트와, 상기 제7 및 제8 논리곱 게이트의 출력을 논리합하여 래그펄스를 출력하는 제3 논리합 처리수단을 구비하는 것을 특징으로 하는 클럭복원기.
4. 제1항에 있어서, 상기 루프 선택수단(4)은, 순차 램덤 워크 필터링 수단(23)의 출력인 필터링된 리이드 및 래그펄스를 리타이밍하는 플립플롭과 데이타천이 신호를 입력으로하는 프로그램 카운터를 포함하는 것을 특징으로 하는 클럭복원기.
5. 제1항에 있어서, 상기 계수 제어발진 수단(25)은, 상기 루프 선택수단의 출력을 조합하여 각각 카운트하는 제1 및 제2 프로그램 카운터(51,52)와, 상기 제2 프로그램 카운터의 출력과 외부 클럭 및 외부 클럭 동작신호를 입력받아 외부 클럭을 선택하는 외부 클럭 선택부(54)와, 상기 외부 클럭 선택부(54)의 출력을 카운트 하여 복원된 클럭을 출력하는 제3 프로그램 카운터(53)를 구비하는 것을 특징으로 하는 클럭복원기.