JPH01264042A - 搬送波再生回路のロック検出方法 - Google Patents
搬送波再生回路のロック検出方法Info
- Publication number
- JPH01264042A JPH01264042A JP62334825A JP33482587A JPH01264042A JP H01264042 A JPH01264042 A JP H01264042A JP 62334825 A JP62334825 A JP 62334825A JP 33482587 A JP33482587 A JP 33482587A JP H01264042 A JPH01264042 A JP H01264042A
- Authority
- JP
- Japan
- Prior art keywords
- phase
- output
- circuit
- comparator circuit
- vco
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 title claims abstract description 15
- 238000011084 recovery Methods 0.000 title abstract 3
- 230000008929 regeneration Effects 0.000 claims description 10
- 238000011069 regeneration method Methods 0.000 claims description 10
- 238000012544 monitoring process Methods 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 230000035559 beat frequency Effects 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、ディジタル位相変調信号復調回路における搬
送波再生回路のロック検出方法に関する。
送波再生回路のロック検出方法に関する。
（従来の技術）
従来この種の方法としては、位相比較回路の出力をフィ
ルタにより平均化し、そのフィルタ出力と閾値とを比較
してロック検出を行っていた。
ルタにより平均化し、そのフィルタ出力と閾値とを比較
してロック検出を行っていた。
（本発明が解決しようとする問題点）
このように、従来のロック検出方法では、位相誤差の分
布状態までは考慮されておらず、単に位相比較回路の出
力を平均化してＶＣＯを制御しているため、入力信号の
品質が劣化したときに搬送波再生回路のロック状態を適
切にモニタすることは困難であった。
布状態までは考慮されておらず、単に位相比較回路の出
力を平均化してＶＣＯを制御しているため、入力信号の
品質が劣化したときに搬送波再生回路のロック状態を適
切にモニタすることは困難であった。
（問題点を解決するための手段）
上に述べたような背景を基に、本発明はキャリア周波数
の変動が存在する場合や、低Ｃ／Ｎの下でも搬送波再生
回路が確実にロックしているか否かを検出する手段を提
供するもので、位相比較回路の出力である位相誤差の位
相平面上での分布状態により搬送波再生回路のロック状
態を検出するロック検出回路を搬送波再生回路に備えた
ものである。以下実施例につき図面により詳細に説明す
る。
の変動が存在する場合や、低Ｃ／Ｎの下でも搬送波再生
回路が確実にロックしているか否かを検出する手段を提
供するもので、位相比較回路の出力である位相誤差の位
相平面上での分布状態により搬送波再生回路のロック状
態を検出するロック検出回路を搬送波再生回路に備えた
ものである。以下実施例につき図面により詳細に説明す
る。
（実施例）
第１図は本発明をＢＰＳＫ （２−ＰＳＫ）復調回路に
適用した場合の実施例で、受信信号を復調し、ベースバ
ンド信号より得たシンボル位相人力１ （端子６０入力
）とＶＣＯ２の出力位相との位相比較を位相比較回路３
で行い、該位相比較回路３から出力される位相誤差はロ
ック検出回路４に入力される。また、前記位相比較回路
３の出力はループフィルタ５で平滑化されＶＣＯ２にフ
ィードバックされる。ロック検出回路４の出力はロック
／アンロック端子７を経てモニタされる。上に述べたシ
ンボル位相とは、直交、同相同成分のベースバンド信号
から得られる１シンボル（ｌｂｉｔ）のデータの位相を
いう。
適用した場合の実施例で、受信信号を復調し、ベースバ
ンド信号より得たシンボル位相人力１ （端子６０入力
）とＶＣＯ２の出力位相との位相比較を位相比較回路３
で行い、該位相比較回路３から出力される位相誤差はロ
ック検出回路４に入力される。また、前記位相比較回路
３の出力はループフィルタ５で平滑化されＶＣＯ２にフ
ィードバックされる。ロック検出回路４の出力はロック
／アンロック端子７を経てモニタされる。上に述べたシ
ンボル位相とは、直交、同相同成分のベースバンド信号
から得られる１シンボル（ｌｂｉｔ）のデータの位相を
いう。
第２図は前記ロック検出回路４のブロック図で、領域識
別器４０．タイマ４１．４２乃至４４のカウンタから成
るカウンタ群、比較器４５及び閾値制御器Ｍ４６とから
構成される。領域識別器４０は、位相比較回路３の出力
電圧に対しくａ）出力電圧の絶対値をとる絶対値回路、
（ｂ）位相平面上いずれの領域に属するかを判断するコ
ンパレータ、（Ｃ）コンパレータ出力に応じ、カウンタ
群にパルスを送るパルス発生回路により構成されてい′
る。
別器４０．タイマ４１．４２乃至４４のカウンタから成
るカウンタ群、比較器４５及び閾値制御器Ｍ４６とから
構成される。領域識別器４０は、位相比較回路３の出力
電圧に対しくａ）出力電圧の絶対値をとる絶対値回路、
（ｂ）位相平面上いずれの領域に属するかを判断するコ
ンパレータ、（Ｃ）コンパレータ出力に応じ、カウンタ
群にパルスを送るパルス発生回路により構成されてい′
る。
次にロック検出回路４の動作につき、第３図の位相誤差
の領域を示す位相平面図を参照して説明する。
の領域を示す位相平面図を参照して説明する。
位相比較回路３の出力は、第３図に示す位相平面上のＡ
（位相誤差：小）、Ｂ（位相誤差：中）、Ｃ（位相誤差
：大）のいずれの領域に存在するかを１シンボル毎に領
域識別器４０にて識別され、タイマ４１にて設定された
時間Ｔの間、前記領域識別器４０は位相誤差が領域Ａと
識別した場合はＡカウンタ４２に、領域Ｂと識別した場
合はＢカウンタ４３に、領域Ｃと識別した場合はＣカウ
ンタ４４にそれぞれカウントパルスを出力する。そして
前記タイマ４１にて設定された時間Ｔが経過の後、Ａカ
ウンタ４２はカウントされたシンボル数ＮＡを比較Ｗ４
５に出力する。閾値制御器４６では周波数変動等による
ロックの限界となる領域Ａのシンボル数の値（ＮＡ）Ｌ
ＩＭを閾値として出力し、比較器４５にてその閾値と前
記Ａカウンタ４２より出力されたシンボル数Ｎ＾を比較
し、ＮＡが閾値よりも大きいか或いは等しい場合はロッ
ク状態、小ざい場合はアンロック状態と判定し、その判
定結果を出力する。また、Ａカウンタ４２、Ｂカウンタ
４３、Ｃカウンタ４４はＡカウンタ４２がシンボル数Ｎ
＾を出力した後、それぞれクリアされ再び時間Ｔの間カ
ウントを行う。
（位相誤差：小）、Ｂ（位相誤差：中）、Ｃ（位相誤差
：大）のいずれの領域に存在するかを１シンボル毎に領
域識別器４０にて識別され、タイマ４１にて設定された
時間Ｔの間、前記領域識別器４０は位相誤差が領域Ａと
識別した場合はＡカウンタ４２に、領域Ｂと識別した場
合はＢカウンタ４３に、領域Ｃと識別した場合はＣカウ
ンタ４４にそれぞれカウントパルスを出力する。そして
前記タイマ４１にて設定された時間Ｔが経過の後、Ａカ
ウンタ４２はカウントされたシンボル数ＮＡを比較Ｗ４
５に出力する。閾値制御器４６では周波数変動等による
ロックの限界となる領域Ａのシンボル数の値（ＮＡ）Ｌ
ＩＭを閾値として出力し、比較器４５にてその閾値と前
記Ａカウンタ４２より出力されたシンボル数Ｎ＾を比較
し、ＮＡが閾値よりも大きいか或いは等しい場合はロッ
ク状態、小ざい場合はアンロック状態と判定し、その判
定結果を出力する。また、Ａカウンタ４２、Ｂカウンタ
４３、Ｃカウンタ４４はＡカウンタ４２がシンボル数Ｎ
＾を出力した後、それぞれクリアされ再び時間Ｔの間カ
ウントを行う。
更に具体例として、ディジタル信号１０１１０が伝送さ
れた場合につき付言する。第４図（ａ）にシンボル位相
人力１の位相、（ｂ）にＶＣＯ２の位相、（ｃ）に位相
比較回路３の位相が信号１０１１０の各タイムスロット
に対応して示しである。（ａ）図においてＴ１からＴ６
に至るに伴い、信号の各゛１”と“０”におけるビート
成分の位相は！、！°に示す如くθ１．θ３．θ４．及
びθ２゜０５と各々漸増していく。（ｂ）図に示される
■ＣＯ２の出力の位相はθ°、〜θ゛５となり、ｍはビ
ート周波数に漸近する。（Ｃ）図にはＴ１〜Ｔ５の各時
点における位相差θ１−θ、゛、θ１−θ５°が示され
、位相比較回路３の出力はこれらのθ。−Ｑ ｎｌに相
当する電圧として出力される。これらの出力がロック検
出回路４０入力端子４７を経て領域識別器４０に送られ
、既に述べたような処理が行われる。
れた場合につき付言する。第４図（ａ）にシンボル位相
人力１の位相、（ｂ）にＶＣＯ２の位相、（ｃ）に位相
比較回路３の位相が信号１０１１０の各タイムスロット
に対応して示しである。（ａ）図においてＴ１からＴ６
に至るに伴い、信号の各゛１”と“０”におけるビート
成分の位相は！、！°に示す如くθ１．θ３．θ４．及
びθ２゜０５と各々漸増していく。（ｂ）図に示される
■ＣＯ２の出力の位相はθ°、〜θ゛５となり、ｍはビ
ート周波数に漸近する。（Ｃ）図にはＴ１〜Ｔ５の各時
点における位相差θ１−θ、゛、θ１−θ５°が示され
、位相比較回路３の出力はこれらのθ。−Ｑ ｎｌに相
当する電圧として出力される。これらの出力がロック検
出回路４０入力端子４７を経て領域識別器４０に送られ
、既に述べたような処理が行われる。
なおここでは、Ａカウンタ４２の出力シンボル数Ｎ＾の
み使用しているが、加えてＢカウンタ４３、Ｃカウンタ
４４の出力シンボル数ＮＢ、ＮＣと、それぞれのカウン
タＮａ、Ｎｃに対する閾値（ＮＢ）ＬＩＭＩ （Ｎｃ
） ＬＩＭとを用いたロック検出もできる。
み使用しているが、加えてＢカウンタ４３、Ｃカウンタ
４４の出力シンボル数ＮＢ、ＮＣと、それぞれのカウン
タＮａ、Ｎｃに対する閾値（ＮＢ）ＬＩＭＩ （Ｎｃ
） ＬＩＭとを用いたロック検出もできる。
また、上記の説明では２−ＰＳＫを例にとったが、これ
に限るものではなく、４−ＰＳＫ１８−ＰＳＫ等にも適
用できる。４−ＰＳＫの場合の位相平面図は第５図の如
くであり、同様にして８−ＰＳＫの場合も考えることが
できる。
に限るものではなく、４−ＰＳＫ１８−ＰＳＫ等にも適
用できる。４−ＰＳＫの場合の位相平面図は第５図の如
くであり、同様にして８−ＰＳＫの場合も考えることが
できる。
（発明の効果）
以上のような構成としている為、位相比較回路の出力で
ある位相誤差の、位相平面上における分布状態から搬送
波再生回路がロックしているか否かの検出ができて、モ
ニタ等が可能となる。
ある位相誤差の、位相平面上における分布状態から搬送
波再生回路がロックしているか否かの検出ができて、モ
ニタ等が可能となる。
第１図は本発明の一実施例のＩｎ送波再生回路ブロック
図、第２図は第１図に示すロック検出回路のブロック図
、第３図は位相誤差の領域を示す位相平面図、第４図は
ディジタル信号１０１１０を受信した例、第５図は４−
ＰＳＫの位相平面図である。 １・・・シンボル位相入力、２・・・ＶＣＯ。 ３・・・位相比較回路、４・・・ロック検出回路、５・
・・ループフィルタ、６・・・入力端子、７・・・ロッ
ク／アンロック出力端子、４０・・・領域識別器、４１
・・・タイマ、４２，４３．４４・・・カウンタ、４５
・・・比較器、４６・・・閾値制御器、４７・・・位相
誤差入力端子。 特許出願人 日本無線株式会社 第２図 第４図 （ａ） １′ （ｃ） 第３図 ｃ＋ａ’ 第５図 ｑｎ＋”
図、第２図は第１図に示すロック検出回路のブロック図
、第３図は位相誤差の領域を示す位相平面図、第４図は
ディジタル信号１０１１０を受信した例、第５図は４−
ＰＳＫの位相平面図である。 １・・・シンボル位相入力、２・・・ＶＣＯ。 ３・・・位相比較回路、４・・・ロック検出回路、５・
・・ループフィルタ、６・・・入力端子、７・・・ロッ
ク／アンロック出力端子、４０・・・領域識別器、４１
・・・タイマ、４２，４３．４４・・・カウンタ、４５
・・・比較器、４６・・・閾値制御器、４７・・・位相
誤差入力端子。 特許出願人 日本無線株式会社 第２図 第４図 （ａ） １′ （ｃ） 第３図 ｃ＋ａ’ 第５図 ｑｎ＋”
Claims (1)
- ディジタル位相変調信号復調回路におけるベースバンド
信号とＶＣＯの出力信号との位相を比較する位相比較回
路と、該位相比較回路の出力を平滑化しＶＣＯに制御電
圧を与えるループフィルタを備えた搬送波再生回路にお
いて、前記位相比較回路の出力が属する位相領域を決定
し、領域に対応した出力端子にパルスを出力する領域識
別器と、該領域識別器の出力パルスをカウントするカウ
ンタ群と、該カウンタ群の動作を制御するタイマと、前
記カウンタ群の出力と閾値制御器の出力とを比較する比
較器とを備えたロック検出回路を設け、前記位相比較回
路の出力の位相平面上での分布状態からロックしている
か否かを検出する事を特徴とする搬送波再生回路のロッ
ク検出方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334825A JPH01264042A (ja) | 1987-12-29 | 1987-12-29 | 搬送波再生回路のロック検出方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP62334825A JPH01264042A (ja) | 1987-12-29 | 1987-12-29 | 搬送波再生回路のロック検出方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01264042A true JPH01264042A (ja) | 1989-10-20 |
Family
ID=18281637
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62334825A Pending JPH01264042A (ja) | 1987-12-29 | 1987-12-29 | 搬送波再生回路のロック検出方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01264042A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479507A (en) * | 1977-12-07 | 1979-06-25 | Fujitsu Ltd | Supervisoly device for error rate |
| JPS5693458A (en) * | 1979-12-27 | 1981-07-29 | Fujitsu Ltd | Error rate monitor device |
-
1987
- 1987-12-29 JP JP62334825A patent/JPH01264042A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5479507A (en) * | 1977-12-07 | 1979-06-25 | Fujitsu Ltd | Supervisoly device for error rate |
| JPS5693458A (en) * | 1979-12-27 | 1981-07-29 | Fujitsu Ltd | Error rate monitor device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| AU666993B2 (en) | Demodulator circuit and demodulating method | |
| EP0322766B1 (en) | Carrier recovery circuit for offset QPSK demodulators | |
| Messerschmitt | Frequency detectors for PLL acquisition in timing and carrier recovery | |
| US4308505A (en) | Frequency detector device and method | |
| JPH03236652A (ja) | 適応位相検出同期方法 | |
| US4764730A (en) | Radio receiver demodulation system | |
| US6133785A (en) | False carrier lock receiver and associated methods for detection | |
| US5594389A (en) | Carrier regeneration circuit including area judging device | |
| US6731698B1 (en) | Quadrature demodulation circuit capable for canceling offset | |
| US8483322B2 (en) | Automatic frequency correction | |
| IE894026L (en) | Digital automatic frequency control on pure sine waves | |
| US4811424A (en) | Rapid phase correcting carrier recovery circuit | |
| JPH01264042A (ja) | 搬送波再生回路のロック検出方法 | |
| JP3293959B2 (ja) | デジタル変調波の同期処理装置 | |
| US6204725B1 (en) | Circuit for demodulating digital signal undergoing different modulation schemes | |
| JPH0614069A (ja) | ディジタル角度変調信号復調回路の同期検出装置 | |
| US4847578A (en) | Method and device for detecting false locks between a reference signal and a signal to be demodulated by coherent digital demodulation | |
| JPS5953741B2 (ja) | ディジタル受信器における同期検出回路 | |
| JP3832735B2 (ja) | 復調回路 | |
| JPH06216769A (ja) | Ｐｌｌ回路およびｐｌｌ回路を有するデジタル復調回路 | |
| JPS61145946A (ja) | デジタル復調回路 | |
| David | Frequency Detectors for PLL Acquisition in Timing and Carrier R. ecovery | |
| JPH06105919B2 (ja) | 搬送波再生回路 | |
| JPH1065748A (ja) | 復調システム | |
| JPH10257109A (ja) | Ｆｓｋ受信機の自動周波数制御装置 |