JPS5936391A - 情報処理装置 - Google Patents
情報処理装置Info
- Publication number
- JPS5936391A JPS5936391A JP57144758A JP14475882A JPS5936391A JP S5936391 A JPS5936391 A JP S5936391A JP 57144758 A JP57144758 A JP 57144758A JP 14475882 A JP14475882 A JP 14475882A JP S5936391 A JPS5936391 A JP S5936391A
- Authority
- JP
- Japan
- Prior art keywords
- buffer memory
- register
- address
- read
- reading
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は情報処理装置におけるバッファメモリからのデ
ータ読出し方式に関するものである。
ータ読出し方式に関するものである。
中央処理装置は、主記憶装置に格納されている命令を読
出し解読して命令を実行するが、中央処理装置の性能を
向上させるためＶｃｒ１高速で命令およびデータを読出
す必要が生じる。大型機では、この目的で中央処理装置
Ｍｉ内Ｖこ・２ノーノーｒメモリを設け、このバッフア
メ七りから命令」・・よびデータを４バイトあるいは８
）（イト１吋こ＋！’＋１；出して実行する方式を採用
している。
出し解読して命令を実行するが、中央処理装置の性能を
向上させるためＶｃｒ１高速で命令およびデータを読出
す必要が生じる。大型機では、この目的で中央処理装置
Ｍｉ内Ｖこ・２ノーノーｒメモリを設け、このバッフア
メ七りから命令」・・よびデータを４バイトあるいは８
）（イト１吋こ＋！’＋１；出して実行する方式を採用
している。
ところがバイトオリエンチットなアドレノ／フグがｉｉ
Ｊ能な従来装置では、ツクツノアノモリ読出しデータ幅
が４バイトなら４）・イト境Ｗを越えるとき、あるいは
８ノくイトなら８ノ・イト境界を越えるときバッファメ
モリの読出しＪＣ２”ｌイクル要し、かつ読出された２
ワードのｊ−一部を演算部等で実行可能な様に７フト回
路ケ通して整列しなければならないことから、演幻ヲ開
始するまでに余分な時間を費やし性能低１・−の要因と
なっている。一方、この性能低ドケ防ぐためバッファメ
モリ内ブロックサイズの６２ノくイト又は６４バイト全
同時に読出し、データ読出し開始アドレス位置から４バ
イト又は８バイトラ選択するという方法をとっている。
Ｊ能な従来装置では、ツクツノアノモリ読出しデータ幅
が４バイトなら４）・イト境Ｗを越えるとき、あるいは
８ノくイトなら８ノ・イト境界を越えるときバッファメ
モリの読出しＪＣ２”ｌイクル要し、かつ読出された２
ワードのｊ−一部を演算部等で実行可能な様に７フト回
路ケ通して整列しなければならないことから、演幻ヲ開
始するまでに余分な時間を費やし性能低１・−の要因と
なっている。一方、この性能低ドケ防ぐためバッファメ
モリ内ブロックサイズの６２ノくイト又は６４バイト全
同時に読出し、データ読出し開始アドレス位置から４バ
イト又は８バイトラ選択するという方法をとっている。
しかしこれはバッファメモリ読出しデータ幅が大きくな
るのでバッフアメ士りにイ史１月するＲＡＭ （Ｒａｎ
ｄｕｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ ）チップ使用数が
増加し、かつ多畦の選択回路′ｆｒ：安ずため金物増が
大きく、マ／ンヤイクルを長くしてし１うという欠点が
ある。
るのでバッフアメ士りにイ史１月するＲＡＭ （Ｒａｎ
ｄｕｍＡｃｃｅｓｓ Ｍｅｍｏｒｙ ）チップ使用数が
増加し、かつ多畦の選択回路′ｆｒ：安ずため金物増が
大きく、マ／ンヤイクルを長くしてし１うという欠点が
ある。
本発明の目的は、バッファメモリのブロック内２ワード
にまたがるチータケ１ワードに縮退させて読出し、該ｄ
売出しデータをデータ読出し開始アドレス位置分回転さ
せることにより任意のアＩ・レスからのバッフアノモリ
読出しを１−リーイクルで実行５丁能な装置ケ提供する
ことにある。
にまたがるチータケ１ワードに縮退させて読出し、該ｄ
売出しデータをデータ読出し開始アドレス位置分回転さ
せることにより任意のアＩ・レスからのバッフアノモリ
読出しを１−リーイクルで実行５丁能な装置ケ提供する
ことにある。
本発明は、バッファメモリからの読出しデータ幅内のア
ドレス可能な特定単位毎に固有のバッファメモリ読出し
アドレスｒ−１＝ｉえる手段と。
ドレス可能な特定単位毎に固有のバッファメモリ読出し
アドレスｒ−１＝ｉえる手段と。
前記読出］〜デテー幅内整列開始位置指定手段と。
ＡｉＪ記固有のバッファメモリアドレスに応答して８売
出されたＡｉＪ記バッファメモリ読出しデータを前記読
出しデータ幅内整列開始位置指定手段に従って回転、整
列させて出力する手段とから構成される。
出されたＡｉＪ記バッファメモリ読出しデータを前記読
出しデータ幅内整列開始位置指定手段に従って回転、整
列させて出力する手段とから構成される。
次に本発明について図面を参照１〜で説明する。
第１図は本発明の一実施例のゾＤ、７り図である。
ここでに［ブロノクザイズ６２バイｌ−、、ｚ＝ノドυ
数６２．読出しデータ幅４バイトの１セノ］・即ち１０
２４ ハイドの容ｔ ｔ 持つバッファメモ’） 孕例
示して説明する。バッファメモリ１は、物理的に１バイ
ト毎に異なるアドレスが指定可能な様Ｖこ。
数６２．読出しデータ幅４バイトの１セノ］・即ち１０
２４ ハイドの容ｔ ｔ 持つバッファメモ’） 孕例
示して説明する。バッファメモリ１は、物理的に１バイ
ト毎に異なるアドレスが指定可能な様Ｖこ。
４個１０１．１０２．１０３および１０４に分割されて
いる。
いる。
バッファメモリ１への読出しアドレスは、アドレス供給
部５０から受取った１０ビットのアドレスレジスタ２か
ら供給される。
部５０から受取った１０ビットのアドレスレジスタ２か
ら供給される。
バッファメモリアドレス８ビツト（２５６ワートの選択
）のうち−」−位５ピノｌ−（ピノ１−０−／ｌ）、即
チハノファメモリエントり選択アドレスは、アドレスレ
ジスタ２０１のピッｌ−０−４から各々のバッファメモ
リ１０１．１０２．１０３および１０４に共通パスで供
給される。捷だバッファメモリアドレス８ビットのうち
下位６ビノト（ピント５−７Ｌ即ちエントリ内ワー ド
選択アドレスは、カウンタ回路４１．４２および４３ヲ
通してそれぞれ、バッファメモリ１０１，１０２および
１０３ Ｋ供給される。
）のうち−」−位５ピノｌ−（ピノ１−０−／ｌ）、即
チハノファメモリエントり選択アドレスは、アドレスレ
ジスタ２０１のピッｌ−０−４から各々のバッファメモ
リ１０１．１０２．１０３および１０４に共通パスで供
給される。捷だバッファメモリアドレス８ビットのうち
下位６ビノト（ピント５−７Ｌ即ちエントリ内ワー ド
選択アドレスは、カウンタ回路４１．４２および４３ヲ
通してそれぞれ、バッファメモリ１０１，１０２および
１０３ Ｋ供給される。
各カラ／り回路におい、ては、アドレスレジスタ２０６
で示されるピノｌ−８−９の内容、即ちバックアメモリ
読出し開始バイト位置指定のデコーダ３による解読結果
に応じて、アドレスレジスタ２０２のビット５−７の内
容を°“−ト１°１カウントスるか父はカウントせずに
そのまま６ビノトの値を各バッファメモ！Ｊ １０１．
１０２および１０３に供給ノーる。バッファメモリ１０
４即ち１ワード内の最下（、にバイトは、アドレスレジ
スタ２０３の内容に関係なく常に一アドレスレジスタ２
０２の内容が供給される。
で示されるピノｌ−８−９の内容、即ちバックアメモリ
読出し開始バイト位置指定のデコーダ３による解読結果
に応じて、アドレスレジスタ２０２のビット５−７の内
容を°“−ト１°１カウントスるか父はカウントせずに
そのまま６ビノトの値を各バッファメモ！Ｊ １０１．
１０２および１０３に供給ノーる。バッファメモリ１０
４即ち１ワード内の最下（、にバイトは、アドレスレジ
スタ２０３の内容に関係なく常に一アドレスレジスタ２
０２の内容が供給される。
デコーダ５は９次の第２表に示すように、バッファメモ
リ１０１．１０２および１０３へのエントり内ワード選
択アドレスの供給全アドレスレジスタ２０２の内容に”
＋１″修飾して送出するがあるいはそのまま送出するか
を制御する。すなわち。
リ１０１．１０２および１０３へのエントり内ワード選
択アドレスの供給全アドレスレジスタ２０２の内容に”
＋１″修飾して送出するがあるいはそのまま送出するか
を制御する。すなわち。
バッファメモリ１０１（バイト０）に対してはアドレス
レジスタ２０３（ｌＤ２ ピノ）カ”０１１′、 ”１
０″または１１１のときカウンタ４１に対して＋１指示
を行ない、バッファメモリ１０２（バイト１）Ｖこ対し
てはアドレスレジスタ２０６の２ビツトが１１１０１１
または”１１”のときカウンタ４２に対して１１指示を
行ない、更にバッファメモリ１０ろ（ハイＩ・２）に対
してはアドレスレジスタ２０３の２ビットがｌ′１１′
１ノトキカウンタ４５Ｖｃ対して（１指示ｋ ＴＪなう
ように作られている。
レジスタ２０３（ｌＤ２ ピノ）カ”０１１′、 ”１
０″または１１１のときカウンタ４１に対して＋１指示
を行ない、バッファメモリ１０２（バイト１）Ｖこ対し
てはアドレスレジスタ２０６の２ビツトが１１１０１１
または”１１”のときカウンタ４２に対して１１指示を
行ない、更にバッファメモリ１０ろ（ハイＩ・２）に対
してはアドレスレジスタ２０３の２ビットがｌ′１１′
１ノトキカウンタ４５Ｖｃ対して（１指示ｋ ＴＪなう
ように作られている。
第２表
以北説明したようにして、アドレス供給するとバッファ
メモリＩＯ１，１０２，１０３および１０４からは９例
えば読出し開始アドレスがエンドす２ワ・−ド目の４バ
イト目なら第２表に示すように各各２．３，４．１の順
でローチー７３７回路５に人力される。ローチー７３７
回路５ば、アドレスレジスタ２０３で示されるワード内
ハイド位置指定で示されるバイト数たけ左へ回転する機
能をもつ。第２図の例ならバイト位置指定は“１１°゛
すなわち３バイトだけ左へ回転して１，２，３．４の順
に整列してチー タ貿求元６０へ出力する。
メモリＩＯ１，１０２，１０３および１０４からは９例
えば読出し開始アドレスがエンドす２ワ・−ド目の４バ
イト目なら第２表に示すように各各２．３，４．１の順
でローチー７３７回路５に人力される。ローチー７３７
回路５ば、アドレスレジスタ２０３で示されるワード内
ハイド位置指定で示されるバイト数たけ左へ回転する機
能をもつ。第２図の例ならバイト位置指定は“１１°゛
すなわち３バイトだけ左へ回転して１，２，３．４の順
に整列してチー タ貿求元６０へ出力する。
なお本発明の実施例ではプロノクダイズ３２バイト、エ
ントり数３２．読出しデータ幅４バイ１−の１セットの
バッファメモリの場合について説明したが、これは−例
であり、同様にしてブロックサイズ、エントり数、Δ売
出しデータ幅およびセット数を変えて実施できることは
言う１でも無い。
ントり数３２．読出しデータ幅４バイ１−の１セットの
バッファメモリの場合について説明したが、これは−例
であり、同様にしてブロックサイズ、エントり数、Δ売
出しデータ幅およびセット数を変えて実施できることは
言う１でも無い。
本発明は以上説明しゾこように、バッファメモリ読出し
アドレスをバイト単位に異なるアドレスを与える手段を
もち、バッファメモリ読出しデータ幅を拡げずに異なる
２ワードの同時縮退読出しを可能とすることでバッファ
メモリの（ｆ意アドレスからのデータ読出しく！？商速
化し、かつ整列のための金物＃全削減させる効果がある
。
アドレスをバイト単位に異なるアドレスを与える手段を
もち、バッファメモリ読出しデータ幅を拡げずに異なる
２ワードの同時縮退読出しを可能とすることでバッファ
メモリの（ｆ意アドレスからのデータ読出しく！？商速
化し、かつ整列のための金物＃全削減させる効果がある
。
第１図は本発明の一実施例ケ示ノーノ「１ツク図。
第２図はバッファメモリがらの２ワ−トヶ１ワードに縮
退（７て読出すことを・示す図である３゜１・・・バッ
ファメモリ、２・・・バッファメモリブ′ドレスレジス
タ、６・・・テコータ、 ４１，４２．４３・・・カ
ウンタ、５・・・ローチー７３７回路、 ５０・・・
アドレス供給部、６０・・・データ要求元。 １０１〜１０４・・・バイト沖しくノファメ士り。 ０ 第１図 ５４７− ２ ３ ４ １ 第２図
退（７て読出すことを・示す図である３゜１・・・バッ
ファメモリ、２・・・バッファメモリブ′ドレスレジス
タ、６・・・テコータ、 ４１，４２．４３・・・カ
ウンタ、５・・・ローチー７３７回路、 ５０・・・
アドレス供給部、６０・・・データ要求元。 １０１〜１０４・・・バイト沖しくノファメ士り。 ０ 第１図 ５４７− ２ ３ ４ １ 第２図
Claims (1)
- 【特許請求の範囲】 １ 主記憶装置のデータの一部をブロック準位に保持ノ
ーる・・ノファメモＩＪ （、有する情報処理装置にお
いて、該バッファメモリからの読出しデータ幅内の！持
定即位毎に固有のバッファメモリ読出しアドレスに一’
ｊえる手段と、前記読出しテータ幅内整クリ開始位置指
定手段と、前記固イｊのバッファメモリアドレスに応答
して読出された前記バッフアメ至り読出しデータ全前記
読出しデータ幅内整列開始位置指定手段に従って回転。 整列させて出力する手段とを有することを・特徴とする
情報処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144758A JPS5936391A (ja) | 1982-08-23 | 1982-08-23 | 情報処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57144758A JPS5936391A (ja) | 1982-08-23 | 1982-08-23 | 情報処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5936391A true JPS5936391A (ja) | 1984-02-28 |
Family
ID=15369707
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57144758A Pending JPS5936391A (ja) | 1982-08-23 | 1982-08-23 | 情報処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936391A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734094A (en) * | 1993-05-31 | 1998-03-31 | Ngk Spark Plug Co., Ltd. | Ion current detector device for use in an internal combustion engine |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692640A (en) * | 1979-12-26 | 1981-07-27 | Hitachi Ltd | Data processor |
-
1982
- 1982-08-23 JP JP57144758A patent/JPS5936391A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5692640A (en) * | 1979-12-26 | 1981-07-27 | Hitachi Ltd | Data processor |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5734094A (en) * | 1993-05-31 | 1998-03-31 | Ngk Spark Plug Co., Ltd. | Ion current detector device for use in an internal combustion engine |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4654781A (en) | Byte addressable memory for variable length instructions and data | |
| EP0343769B1 (en) | Apparatus and method for accessing a page mode memory in a computer system | |
| US3657705A (en) | Instruction translation control with extended address prefix decoding | |
| JPH07175783A (ja) | ディジタル信号処理プロセッサ | |
| JP3569735B2 (ja) | Ｓｒａｍキャッシュ用ワード幅選択 | |
| JPH0248931B2 (ja) | ||
| US5535349A (en) | Data processing system and method for providing chip selects to peripheral devices | |
| JPS5936391A (ja) | 情報処理装置 | |
| JPH04357519A (ja) | メモリ装置 | |
| GB2108737A (en) | Byte addressable memory for variable length instructions and data | |
| JPH0312896A (ja) | 半導体記憶装置 | |
| US5862374A (en) | Search method and circuit | |
| US6567320B2 (en) | Data write circuit | |
| US3397391A (en) | Compact storage control apparatus | |
| JPS6152762A (ja) | バスコントロ−ル・ゲ−トアレイ | |
| JPS6155755A (ja) | メモリ制御装置 | |
| KR940008478B1 (ko) | 마이크로 프로세서용 메모리 접속장치 | |
| AU642912B2 (en) | A search method and circuit | |
| AU642912C (en) | A search method and circuit | |
| JPS6091448A (ja) | マイクロプログラム制御型デ−タ処理装置 | |
| JPH02176839A (ja) | 情報処理装置 | |
| JPH0476643A (ja) | 主記憶初期化制御方式 | |
| JPS63208142A (ja) | 情報処理装置 | |
| JPS63237143A (ja) | プログラマブルコントロ−ラ | |
| JPS583172A (ja) | メモリアクセス方式 |