JPS5936291A - Ｃｒｔデイスプレイコントロ−ル装置 - Google Patents
Ｃｒｔデイスプレイコントロ−ル装置Info
- Publication number
- JPS5936291A JPS5936291A JP57146573A JP14657382A JPS5936291A JP S5936291 A JPS5936291 A JP S5936291A JP 57146573 A JP57146573 A JP 57146573A JP 14657382 A JP14657382 A JP 14657382A JP S5936291 A JPS5936291 A JP S5936291A
- Authority
- JP
- Japan
- Prior art keywords
- screen
- display
- address
- data
- pixel data
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明はＣＲＴディスプレイコントロール１４Ｕに関
し、特に、ラスタスキトン形のカラーＣＲ１゛ディスプ
レイ狂館にパーソナルコンピュータを１ａ統して所望の
キトラクタあるいはグラフなどを表示ＪるようなＣ１＜
丁ディスプレイコンＩ−ＣＪ −）し鋏ｄの改良に関す
る。
し、特に、ラスタスキトン形のカラーＣＲ１゛ディスプ
レイ狂館にパーソナルコンピュータを１ａ統して所望の
キトラクタあるいはグラフなどを表示ＪるようなＣ１＜
丁ディスプレイコンＩ−ＣＪ −）し鋏ｄの改良に関す
る。
最近−Ｃ−はパーツノールコンピュータが一般の家庭内
にＪｊいても用いられるようになってきている。
にＪｊいても用いられるようになってきている。
そして、家庭用のカラーテレビジョン受像機を０１チー
「ディスプレイＫＭとしてパーソナルコンピュータに接
続し、パーソナルコンピュータからのデータをカラーテ
レビジョン受像機に表示プ゛ることが試みられるように
なってきている。
「ディスプレイＫＭとしてパーソナルコンピュータに接
続し、パーソナルコンピュータからのデータをカラーテ
レビジョン受像機に表示プ゛ることが試みられるように
なってきている。
第１図は従来のパーソナルコンピュータをカラーテレビ
ジョン受像機に接続した状態を示プ概要図である。第１
図にａ５いて、キーボード］から入力されたデータをパ
ーソナル−］ンピュータ２に入力Ｊると、そのデータが
処理されてカラーテレビジョン受像機３に表示ざＵるた
めのＩ’（、Ｇ、Ｂ信号がテレビジョン回路３１に含ま
れるマトリクス回路３２に与えられる。イしＣ１７トリ
クス回路３２を介してＲ，Ｇ、Ｂ信号がブラウン管３３
に与えられ、所望のギトラクタあるい（まグラフなどが
表示される。
ジョン受像機に接続した状態を示プ概要図である。第１
図にａ５いて、キーボード］から入力されたデータをパ
ーソナル−］ンピュータ２に入力Ｊると、そのデータが
処理されてカラーテレビジョン受像機３に表示ざＵるた
めのＩ’（、Ｇ、Ｂ信号がテレビジョン回路３１に含ま
れるマトリクス回路３２に与えられる。イしＣ１７トリ
クス回路３２を介してＲ，Ｇ、Ｂ信号がブラウン管３３
に与えられ、所望のギトラクタあるい（まグラフなどが
表示される。
ところで、最近ではマイクロプロＬツザと０Ｒ−ｒ Ｔ
イスプレイとの間に接続されて、比較釣菌り１にデータ
をＣｆ７１アイスプレイに表示するために、１Ｊツ７化
さ−れたＣ ＲＴ＝１ント［」−ラ（ｌことえば日立製
ＨＤ ４６５０５ Ｓ ）が用いられている。
イスプレイとの間に接続されて、比較釣菌り１にデータ
をＣｆ７１アイスプレイに表示するために、１Ｊツ７化
さ−れたＣ ＲＴ＝１ント［」−ラ（ｌことえば日立製
ＨＤ ４６５０５ Ｓ ）が用いられている。
第２図は上述のＣＲ’ｒコントＣ」−ラを用いたＣＲ１
デイスプレイコントロール［４の概略ブロック図である
。次に、第２図を参１（（してＣＲ−ｒコントローラ４
２を用いたＣＲＴアイスプレイコントロール装置４につ
いて説明づ−る。ＣＲ王コン１−ローラ４２は基本的に
、画面メ七り４６ないし４８からデータを読出Ｊための
メモリアドレス信号ＭＡｏないしｈ−ＩＡ＋ｘを出力づ
る機能と、ＣＲＴディスプレイ５４にスＪして水平Ｊ３
よび重心の１１１］期をか１Ｊる鏝能ど、水平Ｊ３よび
垂直の帰線１１１１間を示ず機能と、ＣＲＴ ５４の画
１ｆ１１にカーソルを表示する機能と、その他にライ１
〜ペン（図示Ｌ！＋Ｊ″）からの１８月を受ける機能と
を右している。そし−Ｃ１このＣＦ＜１−コンミルロー
ラ／′Ｉ２は内部レジスタｌ；ｒと、水平１ｊＩｔｔｌ
Ｊｊよび垂直方向のタイミング発生回路と、リニアア
ドレスジェネレータと、カーソル制御回路と、ライ１〜
ペン検出回路とを含んで構成されている。ＣＲＴコント
ローラ４２はアドレスバスＡ［３Ｊｊ Ｊ、びデータバ
スＤＢを介してＣＰＵ４１に接続される。そして、ＣＲ
Ｔコントローラ４２は発振回路４３から出力されかつカ
ウンタ４４で分周されたクロック信号に同期したタイミ
ングで動作を達成づる。ツなわら、ＣＲＴコン１〜ロー
ラ４２はメモリアドレス信号Ｍ Ａ ｏないしＭＡ＋３
をマルチプレクサ４５に与える。マルチプレクサ４５に
はＣＰＵ４１からアドレス信号ＡＯないしＡｓｓが与え
られる。マルチプレクサ４５はいずれかのアドレスｆ、
ｉ ｌ＝３を選ＩＲシて画面メモリ４６ないし４８に与
える。
デイスプレイコントロール［４の概略ブロック図である
。次に、第２図を参１（（してＣＲ−ｒコントローラ４
２を用いたＣＲＴアイスプレイコントロール装置４につ
いて説明づ−る。ＣＲ王コン１−ローラ４２は基本的に
、画面メ七り４６ないし４８からデータを読出Ｊための
メモリアドレス信号ＭＡｏないしｈ−ＩＡ＋ｘを出力づ
る機能と、ＣＲＴディスプレイ５４にスＪして水平Ｊ３
よび重心の１１１］期をか１Ｊる鏝能ど、水平Ｊ３よび
垂直の帰線１１１１間を示ず機能と、ＣＲＴ ５４の画
１ｆ１１にカーソルを表示する機能と、その他にライ１
〜ペン（図示Ｌ！＋Ｊ″）からの１８月を受ける機能と
を右している。そし−Ｃ１このＣＦ＜１−コンミルロー
ラ／′Ｉ２は内部レジスタｌ；ｒと、水平１ｊＩｔｔｌ
Ｊｊよび垂直方向のタイミング発生回路と、リニアア
ドレスジェネレータと、カーソル制御回路と、ライ１〜
ペン検出回路とを含んで構成されている。ＣＲＴコント
ローラ４２はアドレスバスＡ［３Ｊｊ Ｊ、びデータバ
スＤＢを介してＣＰＵ４１に接続される。そして、ＣＲ
Ｔコントローラ４２は発振回路４３から出力されかつカ
ウンタ４４で分周されたクロック信号に同期したタイミ
ングで動作を達成づる。ツなわら、ＣＲＴコン１〜ロー
ラ４２はメモリアドレス信号Ｍ Ａ ｏないしＭＡ＋３
をマルチプレクサ４５に与える。マルチプレクサ４５に
はＣＰＵ４１からアドレス信号ＡＯないしＡｓｓが与え
られる。マルチプレクサ４５はいずれかのアドレスｆ、
ｉ ｌ＝３を選ＩＲシて画面メモリ４６ないし４８に与
える。
画面メモリ４６イｆいし４８はＣＲ１−ディスプレー（
５／Ｉ ｆこカラーの４二トラクタあるいはグラフなど
を表示りるために、Ｒの画素データどＧの画素データど
１３の画素データどをそれぞｉｔ個別的に記憶Ｊるため
に設【Ｊられる。これらの画面メモリ４６ないし４ε）
は、たどえば３２０Ｘ２００ドツトで１画面を構成した
とづると、ぞれぞれ８１＜バイトの３つのメ干りによっ
て４’ｌ！成される。ぞしＣ１画而面［す４６ないし／
１８１；ＬアドレスバスＡＦ３４−介して入力されたア
ドレス信号をデコードＪ“るデコー・夕／Ｉ９によって
選択される。画面メモリ４６ないし４８からｋｋ出され
たピット・並列のＲ，Ｇ、［３の画素デー５’ １．を
並直変換回路５０／ｊ：いし５２にＪ：ってじツ１〜直
列の信号に疲模され、ビデオコン１〜ロール５３に与λ
られる。どテン１コンｌ−Ｄ−ル５３にｌ；１． ＣＲ
Ｔ ：］ン１〜「１−ラ４２から水平同期信号および重
直同１目信号が与えられる。したがって、Ｌ フ” Ａ
ｍｌ ンｌ−「ｌ−ル５３１．ｉ水ＸＩ’ Ｊｉ ヨ（
Ｊ’ ｆｆｌ 直ＲＩ ＩｔｌＪ Ｇｇ月にＬｊづい−
（、ビット心列の画像データをＣＲ’１−７−イスプレ
イ５４ Ｌ： Ｌｊえて所望の主１１ラクタあるい１」
グラフなどを表示さ口る。
５／Ｉ ｆこカラーの４二トラクタあるいはグラフなど
を表示りるために、Ｒの画素データどＧの画素データど
１３の画素データどをそれぞｉｔ個別的に記憶Ｊるため
に設【Ｊられる。これらの画面メモリ４６ないし４ε）
は、たどえば３２０Ｘ２００ドツトで１画面を構成した
とづると、ぞれぞれ８１＜バイトの３つのメ干りによっ
て４’ｌ！成される。ぞしＣ１画而面［す４６ないし／
１８１；ＬアドレスバスＡＦ３４−介して入力されたア
ドレス信号をデコードＪ“るデコー・夕／Ｉ９によって
選択される。画面メモリ４６ないし４８からｋｋ出され
たピット・並列のＲ，Ｇ、［３の画素デー５’ １．を
並直変換回路５０／ｊ：いし５２にＪ：ってじツ１〜直
列の信号に疲模され、ビデオコン１〜ロール５３に与λ
られる。どテン１コンｌ−Ｄ−ル５３にｌ；１． ＣＲ
Ｔ ：］ン１〜「１−ラ４２から水平同期信号および重
直同１目信号が与えられる。したがって、Ｌ フ” Ａ
ｍｌ ンｌ−「ｌ−ル５３１．ｉ水ＸＩ’ Ｊｉ ヨ（
Ｊ’ ｆｆｌ 直ＲＩ ＩｔｌＪ Ｇｇ月にＬｊづい−
（、ビット心列の画像データをＣＲ’１−７−イスプレ
イ５４ Ｌ： Ｌｊえて所望の主１１ラクタあるい１」
グラフなどを表示さ口る。
第３図は第２図に承りデコーダ４９から出力さＪＬるデ
１−ド悟りを承り図である。次に、第３図を参照して第
２図の動作につい−Ｃ説明りる。ＣＲ１ディスプレイ５
／′Ｉの任意の点にカラー画像を表小りる場合、画面メ
ｔす／１６ないし４８から跣出し／、：Ｒ，Ｇ、［３の
ｌｉ！！Ｉ水データをＣＲ１デ、ｒスプレ４ ！ｌ）
４に与えて、各画素データを川ね合わせて表示する８曹
がある。このために、画面メモリ４６ないし４ ／３の
所定のアドレスを指定してｌ’？、Ｇ。
１−ド悟りを承り図である。次に、第３図を参照して第
２図の動作につい−Ｃ説明りる。ＣＲ１ディスプレイ５
／′Ｉの任意の点にカラー画像を表小りる場合、画面メ
ｔす／１６ないし４８から跣出し／、：Ｒ，Ｇ、［３の
ｌｉ！！Ｉ水データをＣＲ１デ、ｒスプレ４ ！ｌ）
４に与えて、各画素データを川ね合わせて表示する８曹
がある。このために、画面メモリ４６ないし４ ／３の
所定のアドレスを指定してｌ’？、Ｇ。
１３のｌｉ！ｉＩ水データ全データ０ずなわら、まずマ
ルチプレクサ４５をＣＩ）Ｕ ７１１のアドレスバスＡ
Ｂ側にｌ、１１台える。りるど、Ｃ； Ｐ ｔＪ ／Ｉ
１から出力されたアドレス信号が画面メ七り４６ない
し４Ｂに与えられる。一方、デニ１−ダ４９はアドレス
信号の一部どなるセレクト１ｊ号ｒ０００Ｊをデコード
してＲの画面メモリ４６４！：３Ｍ択覆る。このとさ、
Ｏｄ３よびＢに対応する画面メモリ４７ａ３よび４８は
選ＩＬ！されない。そして、ＣＰＵ４１からデータバス
Ｄ Ｉ３を介して出力された１（の画素データが画面メ
七り４６に出込まれる。次に、デコーダ４９は画面メモ
リ４７を選択してＣＰＵ４１から出力されたＧの画素デ
ータを出込む。ざらに、デコーダ４９は画面メモリ４８
を選択してＢの１ＩｉＩｌ水データを出込む。Ｊ：り具
体的に説明りると、画面メモリ４６ないしｌｌ ８を１
つのメモリで構成し、たとえば０ないし７９９９のアド
レスが１（の画面メモリとし、８０００ないし１５９９
９アドレスがＧの画面メモリとし、１６０００ないし２
３９９９アドレスが８の画面メ士りとづると、ＣＲＩ−
ディスプレイ５４に黒を表示したい場合には、０ないし
７９９９アドレスにＯを山込み、８０００ないし１５９
９９に０を出込み、１６０００ないし２３９９９に０を
書込む。
ルチプレクサ４５をＣＩ）Ｕ ７１１のアドレスバスＡ
Ｂ側にｌ、１１台える。りるど、Ｃ； Ｐ ｔＪ ／Ｉ
１から出力されたアドレス信号が画面メ七り４６ない
し４Ｂに与えられる。一方、デニ１−ダ４９はアドレス
信号の一部どなるセレクト１ｊ号ｒ０００Ｊをデコード
してＲの画面メモリ４６４！：３Ｍ択覆る。このとさ、
Ｏｄ３よびＢに対応する画面メモリ４７ａ３よび４８は
選ＩＬ！されない。そして、ＣＰＵ４１からデータバス
Ｄ Ｉ３を介して出力された１（の画素データが画面メ
七り４６に出込まれる。次に、デコーダ４９は画面メモ
リ４７を選択してＣＰＵ４１から出力されたＧの画素デ
ータを出込む。ざらに、デコーダ４９は画面メモリ４８
を選択してＢの１ＩｉＩｌ水データを出込む。Ｊ：り具
体的に説明りると、画面メモリ４６ないしｌｌ ８を１
つのメモリで構成し、たとえば０ないし７９９９のアド
レスが１（の画面メモリとし、８０００ないし１５９９
９アドレスがＧの画面メモリとし、１６０００ないし２
３９９９アドレスが８の画面メ士りとづると、ＣＲＩ−
ディスプレイ５４に黒を表示したい場合には、０ないし
７９９９アドレスにＯを山込み、８０００ないし１５９
９９に０を出込み、１６０００ないし２３９９９に０を
書込む。
次に、画面メモリ４６ないし４８に書込まれたデータを
ＣＲＴディスプレイ５４に表示ダ−る場合には、マルチ
プレクサ４５をＣＲＴコントローラ４２側に切替える。
ＣＲＴディスプレイ５４に表示ダ−る場合には、マルチ
プレクサ４５をＣＲＴコントローラ４２側に切替える。
そして、前述の説明と同様にして、デコーダ４９が画面
メモリ４６を選択するど、Ｒの画′１ｆｉ５１′″−夕
が並直変換回路５０を介してビデオコントロール５３に
与えられる。続いて、画面メモリ４７を選択すると、Ｏ
の画素データが並直変換回路５１を介してビデオコント
ロール５３に与えられる。さらに、画面メモリ４８を選
択すると、並直変換回路５２を介してＢの画素データが
どデＡコントロール５３に与えられる。そして、ビデオ
コン１−〇−ル５３は入力されたＲ、Ｇ。
メモリ４６を選択するど、Ｒの画′１ｆｉ５１′″−夕
が並直変換回路５０を介してビデオコントロール５３に
与えられる。続いて、画面メモリ４７を選択すると、Ｏ
の画素データが並直変換回路５１を介してビデオコント
ロール５３に与えられる。さらに、画面メモリ４８を選
択すると、並直変換回路５２を介してＢの画素データが
どデＡコントロール５３に与えられる。そして、ビデオ
コン１−〇−ル５３は入力されたＲ、Ｇ。
Ｂの画素データをＣＲ［ア゛イスプレイ５４に与え、各
画素データを重ね合わけて所望の色の画像を表示する。
画素データを重ね合わけて所望の色の画像を表示する。
上ｊホのごとく、従来のＣＲＴディスプレイコントロー
ル装胃４にＪ３いては、Ｒ，Ｇ、Ｂの画素データを記憶
する画面メモリ４６ないし７１８をデコーダ４９によっ
てそれぞれ個別的に選択してアクセスしていたため、処
理時間が長くなり、ＣＰＵ４１の効率が低下するという
問題点があった。
ル装胃４にＪ３いては、Ｒ，Ｇ、Ｂの画素データを記憶
する画面メモリ４６ないし７１８をデコーダ４９によっ
てそれぞれ個別的に選択してアクセスしていたため、処
理時間が長くなり、ＣＰＵ４１の効率が低下するという
問題点があった。
それゆえに、この発明の主たる目的は、画面メモリを少
なくどし２つＪズＦ同時にアク１？スできるようにして
（’； Ｐ （Ｊの効率を高めることのできるにうむＣ
ＲＴ５′″イスプレイコントロール装置を提供７ること
である。
なくどし２つＪズＦ同時にアク１？スできるようにして
（’； Ｐ （Ｊの効率を高めることのできるにうむＣ
ＲＴ５′″イスプレイコントロール装置を提供７ること
である。
この発明は要約りれば、Ｒ，Ｇ、Ｂの各画素データを６
【：憶づる３つの画面メモリをａ＋プ、アドレス鑞月Ｒ
牛手段からアトし′ス１言号か与えられたこと（ご応答
して、／に・＜１くとも３つの画面メモリのうら少なく
とｂ ２つの画面メ土りのアドレスをＪｉ’ｉＪ ｌ！
ｆに１ｈ定Ｊるアドレス指定手段を設置プたちのである
。
【：憶づる３つの画面メモリをａ＋プ、アドレス鑞月Ｒ
牛手段からアトし′ス１言号か与えられたこと（ご応答
して、／に・＜１くとも３つの画面メモリのうら少なく
とｂ ２つの画面メ土りのアドレスをＪｉ’ｉＪ ｌ！
ｆに１ｈ定Ｊるアドレス指定手段を設置プたちのである
。
この発明の」述の目的ｄりｊ、ひぞのＩ■の目的と特形
（は以下に図１而を一参照し・て行インう訂細心−が２
明から一層明らか込なろう。
（は以下に図１而を一参照し・て行インう訂細心−が２
明から一層明らか込なろう。
第４図はこの発明の一実ｂＩ！ｉ例の概略ブロック図で
あり、第５図（、↓第４図に示ＪリードΔンリメ七り（
ＲＣ１，Ｉ ） ５ ！５から出力さ１する選択信号を
示ず図である。
あり、第５図（、↓第４図に示ＪリードΔンリメ七り（
ＲＣ１，Ｉ ） ５ ！５から出力さ１する選択信号を
示ず図である。
第７１図に示す実施例は、Ｊｕｌ、下の点を除いて前述
のｇ ２ Ｕｌｌとｆｆ１Ｊじである。！Ｊ−＜１４）
１５、ｋ’５２ Ｉｆ＜ｌ ニ示ｔｊ’例了はＴ二］
−ダ・１９にＪ、って画面メモリ４６／１′いし４８の
いずれかを個別的に選択するようにしたが、この実施例
ではデコーダ４９に代えてＲＯＭ５５を、設ける。ＲＯ
Ｍ５５には第５図に示すようにセレクト信号に応じて画
面メモリ４６ないし４８のいずれかを個別的に選択した
り、２つの画面メモリを同時に選択したり、あるいは３
つの画面メモリ４６ないし４８を同時に選択できるよう
に予めプログラムされている。そして、画面メモリ４６
ないし４８のそれぞれを同時にアクセスする場合には、
マルチプレクサ４５をｃ ｐ Ｕ ４． ｉ側に切替え
、ＣＰＵ４１からセレクト信号ｒ１１１Ｊを含むアドレ
ス信号をＲＯＭ５５に与える。すると、ＲＯＭ５５は画
面メモリ４６ないし４８のそれぞれを同時に選択するた
めの泊択信号を出力する。したがって、画面メモリ４６
ないし４８は所定のアドレスが同時に指定され、ＣＰＵ
４１から出力されたデータを書込む。画面メモリ４６な
いし４８からデータを読出す場合には、マルチプレクサ
４５をＣＲＴコントローラ４２側に切替え、ＲＯＭ５５
から画面メモリ４６ないし４８のそれぞれをｌｉ′ｉ１
時に指定するための選択信号を出力りる。
のｇ ２ Ｕｌｌとｆｆ１Ｊじである。！Ｊ−＜１４）
１５、ｋ’５２ Ｉｆ＜ｌ ニ示ｔｊ’例了はＴ二］
−ダ・１９にＪ、って画面メモリ４６／１′いし４８の
いずれかを個別的に選択するようにしたが、この実施例
ではデコーダ４９に代えてＲＯＭ５５を、設ける。ＲＯ
Ｍ５５には第５図に示すようにセレクト信号に応じて画
面メモリ４６ないし４８のいずれかを個別的に選択した
り、２つの画面メモリを同時に選択したり、あるいは３
つの画面メモリ４６ないし４８を同時に選択できるよう
に予めプログラムされている。そして、画面メモリ４６
ないし４８のそれぞれを同時にアクセスする場合には、
マルチプレクサ４５をｃ ｐ Ｕ ４． ｉ側に切替え
、ＣＰＵ４１からセレクト信号ｒ１１１Ｊを含むアドレ
ス信号をＲＯＭ５５に与える。すると、ＲＯＭ５５は画
面メモリ４６ないし４８のそれぞれを同時に選択するた
めの泊択信号を出力する。したがって、画面メモリ４６
ないし４８は所定のアドレスが同時に指定され、ＣＰＵ
４１から出力されたデータを書込む。画面メモリ４６な
いし４８からデータを読出す場合には、マルチプレクサ
４５をＣＲＴコントローラ４２側に切替え、ＲＯＭ５５
から画面メモリ４６ないし４８のそれぞれをｌｉ′ｉ１
時に指定するための選択信号を出力りる。
その結束、画面メしり７１６ないし４８からＲ，Ｇ。
Ｂの山水データがｌｌｉｌ時にお・ｋ出される。
以上のよう（Ｊ、この発明によれば、少なくとも３つの
画面メ［りのうら少なくとｂ２つの画面メ［りのアｌ：
１ノスを間１１、γに指定りるようにしＣいるの−Ｃ゛
、画面メ〔りを）′クセスするための時間を短縮化り゛
ることができる。
画面メ［りのうら少なくとｂ２つの画面メ［りのアｌ：
１ノスを間１１、γに指定りるようにしＣいるの−Ｃ゛
、画面メ〔りを）′クセスするための時間を短縮化り゛
ることができる。
第１図ＩＪ従来のパーソナルコンピュータを７Ｊラーテ
レビジヨン受像槻に接続した状態を示゛５１（既凹図で
ある。第２図は従来のＣＲＴディスプレーｔ：Ｊン１−
１］−ル装Ｕの砿略ブ「１ツク図Ｃある。ｉ￥４３図は
第２図に示すゾ］−ダから出力される選択信号を示づ図
である。第４図はこの発明の一実施例の概略ブ１コック
図である。第５図は第４図に示すＲＯＭから出力さ゛れ
る選１１Ｖ＋信号を示す図である。 図１こＪ３いて、／ＩｌｌまＣ１）Ｕ、４２はＣＲＴ＝
１ンｉ〜１］−ラ、４５はンルチブレクリ°、４６ない
し４８は画面メ［す、５０ないし５２は並直変換回路、
５３はＩ：、′）−オ」ントロール、；う４はＣＲ’Ｉ
−’ｒ’イス７Ｌ／Ｉ’、５５はＲＯＭを示づ゛。 特６′Ｆ出願人 シト一プ株戊会社 （ほか２に） 喧１図 １−：： １ 第３図
レビジヨン受像槻に接続した状態を示゛５１（既凹図で
ある。第２図は従来のＣＲＴディスプレーｔ：Ｊン１−
１］−ル装Ｕの砿略ブ「１ツク図Ｃある。ｉ￥４３図は
第２図に示すゾ］−ダから出力される選択信号を示づ図
である。第４図はこの発明の一実施例の概略ブ１コック
図である。第５図は第４図に示すＲＯＭから出力さ゛れ
る選１１Ｖ＋信号を示す図である。 図１こＪ３いて、／ＩｌｌまＣ１）Ｕ、４２はＣＲＴ＝
１ンｉ〜１］−ラ、４５はンルチブレクリ°、４６ない
し４８は画面メ［す、５０ないし５２は並直変換回路、
５３はＩ：、′）−オ」ントロール、；う４はＣＲ’Ｉ
−’ｒ’イス７Ｌ／Ｉ’、５５はＲＯＭを示づ゛。 特６′Ｆ出願人 シト一プ株戊会社 （ほか２に） 喧１図 １−：： １ 第３図
Claims (2)
- （１） カラーＣＲＴディスプレイにＲ，Ｇ。 Ｂの測水デ〜りを）えて、所望の画像を表示−するＣ
ＲＴディスプレイコン１〜１］−ルｈａにおいて、イれ
ぞれが前記Ｒの画素データとＧの画素データと８の画素
データとを個別的に記憶Ｊる少なくとも３つの画面メモ
リ、 アドレス信号を発生−するアドレス１ｇ円発生手段。 Ｊ３よび ＾（Ｉ記アドレス信号発生手段出力に応答して、前記少
なくとも３つの画面メモリのうち少なくとも２つの画面
メモリのアドレスを同時に指定するアドレス指定手段を
備えた、０１１丁ディスプレイコン１− ａ−ル装置。 - （２）ｉｌＯ記アドアドレス指定手段１、前記少なくど
も３つの画面メモリをそれぞれ個別的に指定するための
データと前記少なくとも３つの画面メモリのうら少なく
とも２つの画面メモリを同時に指定Ｊるためのデータを
予め記ｔａ’！Ｊるリードオンリメモリを含む、特許請
求の範囲第１１ｆｔ記載のＣＲ「ディスプレイコントロ
ール装置。
Priority Applications (10)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146573A JPS5936291A (ja) | 1982-08-24 | 1982-08-24 | Ｃｒｔデイスプレイコントロ−ル装置 |
| CA000418469A CA1222063A (en) | 1982-08-24 | 1982-12-23 | Crt display control system |
| DE8383304726T DE3381264D1 (de) | 1982-08-24 | 1983-08-15 | Anzeigesteuereinheit. |
| EP83304726A EP0103982B2 (en) | 1982-08-24 | 1983-08-15 | Display control device |
| US06/524,866 US4899139A (en) | 1982-08-24 | 1983-08-19 | Display control device for superimposing data with a broad case signal on a television screen |
| CA000435208A CA1229908A (en) | 1982-08-24 | 1983-08-23 | Crt display control device |
| ES525100A ES8501899A1 (es) | 1982-08-24 | 1983-08-23 | Perfeccionamientos en un dispositivo de control de tubo de rayos catodicos |
| KR1019830003958A KR900007406B1 (ko) | 1982-08-24 | 1983-08-24 | 음극선관 디스플레이 제어장치 |
| BR8304655A BR8304655A (pt) | 1982-08-24 | 1983-08-24 | Dispositivo de controle de display crt. |
| US07/450,166 US5202669A (en) | 1982-08-24 | 1990-01-11 | Display control device for superimposing data with a broadcast signal on a television screen |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57146573A JPS5936291A (ja) | 1982-08-24 | 1982-08-24 | Ｃｒｔデイスプレイコントロ−ル装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5936291A true JPS5936291A (ja) | 1984-02-28 |
| JPH0213317B2 JPH0213317B2 (ja) | 1990-04-03 |
Family
ID=15410743
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57146573A Granted JPS5936291A (ja) | 1982-08-24 | 1982-08-24 | Ｃｒｔデイスプレイコントロ−ル装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5936291A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960488A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
| JPS6288473A (ja) * | 1985-10-14 | 1987-04-22 | Sony Corp | メモリアクセス装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157434A (en) * | 1978-06-02 | 1979-12-12 | Toshiba Corp | Memory system for digital color picture information |
-
1982
- 1982-08-24 JP JP57146573A patent/JPS5936291A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS54157434A (en) * | 1978-06-02 | 1979-12-12 | Toshiba Corp | Memory system for digital color picture information |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5960488A (ja) * | 1982-09-29 | 1984-04-06 | フアナツク株式会社 | カラ−グラフイツクメモリのデ−タ書き込み装置 |
| JPS6288473A (ja) * | 1985-10-14 | 1987-04-22 | Sony Corp | メモリアクセス装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0213317B2 (ja) | 1990-04-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4161728A (en) | Electronic display apparatus | |
| US20020036642A1 (en) | Screen display apparatus and a method for utilizing the screen display apparatus in a mobile terminal | |
| JPH0210434B2 (ja) | ||
| JPS5912176B2 (ja) | デイジタル・テレビジヨン・デイスプレイのためのカ−ソル回路 | |
| US4713779A (en) | Video converter | |
| JP3369591B2 (ja) | 文字表示装置 | |
| JPS5936291A (ja) | Ｃｒｔデイスプレイコントロ−ル装置 | |
| JPS6060062B2 (ja) | カラ−グラフイツクデイスプレイ装置 | |
| JPS6073575A (ja) | デ−タ表示装置 | |
| KR970014409A (ko) | Tv 수상기를 위한 비디오 그래픽 처리와 관련하여 메모리 제어 테이블을 사용하는 장치 | |
| JPS645314B2 (ja) | ||
| JPS59114581A (ja) | デイスプレイ装置 | |
| JP2833902B2 (ja) | ビットマップ表示装置の表示アトリビュート制御回路 | |
| SU1014010A1 (ru) | Устройство дл отображени информации на экране телевизионного приемника | |
| JPH07105967B2 (ja) | マルチ方式ビデオフィールドメモリ装置 | |
| JPH03126077A (ja) | 画素データ表示方式 | |
| JPS61270980A (ja) | テレビジヨン受信機のプリンタ装置 | |
| JPH04212992A (ja) | 表示制御装置 | |
| JPS5865477A (ja) | 表示用大規模集積回路 | |
| JPS6053988A (ja) | 表示回路 | |
| JPS6310227A (ja) | 計算機用ｃｒｔデイスプレイ装置に異なる静止画像を分配表示する方法 | |
| JPS63129395A (ja) | 表示制御装置 | |
| JPS59143193A (ja) | デイスプレイ装置 | |
| JPH01284191A (ja) | デジタルキヤプテン端末装置 | |
| JPS58211781A (ja) | デイスプレイユニツトでのパタ−ン表示装置 |