JPS6053988A - 表示回路 - Google Patents
表示回路Info
- Publication number
- JPS6053988A JPS6053988A JP58161847A JP16184783A JPS6053988A JP S6053988 A JPS6053988 A JP S6053988A JP 58161847 A JP58161847 A JP 58161847A JP 16184783 A JP16184783 A JP 16184783A JP S6053988 A JPS6053988 A JP S6053988A
- Authority
- JP
- Japan
- Prior art keywords
- display
- circuit
- microcomputer
- signal
- present
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Controls And Circuits For Display Device (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔発明の利用分野〕
本発明はマイクロコンピュータを使ってテレビ画面等の
映像に文字や図形等をスーパーインポーズする装置、例
えば文字放送受信機に好適な表示回路に関する。
映像に文字や図形等をスーパーインポーズする装置、例
えば文字放送受信機に好適な表示回路に関する。
テレビ画面に文字や図形等なスーパーインポーズして表
示するには文字や図形を記憶素子(例えばRAM )に
記憶し、その内容をテレビ信号に同期して読み出し、テ
レビ信号に重畳する方法が一般的である。このとよ、上
記文字や図形の情報を更新する手段としてマイクロコン
ピュータが用いられるが、テレビ信号に同期してRAM
から読み出している時に、同時にマイクロコンピータか
らRAMK新しい情報を強制的[8込むと、RAMの読
み出しが一時中断するために、表示画面の一部が欠けて
見えるという欠点がある。
示するには文字や図形を記憶素子(例えばRAM )に
記憶し、その内容をテレビ信号に同期して読み出し、テ
レビ信号に重畳する方法が一般的である。このとよ、上
記文字や図形の情報を更新する手段としてマイクロコン
ピュータが用いられるが、テレビ信号に同期してRAM
から読み出している時に、同時にマイクロコンピータか
らRAMK新しい情報を強制的[8込むと、RAMの読
み出しが一時中断するために、表示画面の一部が欠けて
見えるという欠点がある。
このため、従来技術ではう12113号の垂直帰線期間
を利用して上記RAMlICνrしい・Iff 41N
を書込むようにしている。これは、垂直帰線期間にはテ
レビ信号にRAMの内容を重畳する必要がないためRA
Mに自由に傅込みが可能だからである。
を利用して上記RAMlICνrしい・Iff 41N
を書込むようにしている。これは、垂直帰線期間にはテ
レビ信号にRAMの内容を重畳する必要がないためRA
Mに自由に傅込みが可能だからである。
しかし、垂直帰線期間は約3〜4m5ecであり、テレ
ビ信号の垂直周期の1+5.7m5ecに比べると約1
15の期間しかマイクロコンピュータとRAM間の清報
交換ができないという欠点がある。
ビ信号の垂直周期の1+5.7m5ecに比べると約1
15の期間しかマイクロコンピュータとRAM間の清報
交換ができないという欠点がある。
例えば、昭和56年3月成波技術審議会答申第4編「文
字放送」の項に述べられている文字放送の文字情報をテ
レビ画像に重畳して表示する場合において「横スクロー
ル表示モード」の場合は、RAMに書かれた内容をマイ
クロコンビーータで1ドツト左に移して$J換える操作
となるため、最もRAMとマイクロコンピュータ間の情
報交換の回数が多くなる。前述したように垂直帰線期間
を利用する従来の方法では横スクローノシ表示を実現す
るために高速のマイクロコンビーータが必要となること
が欠点であった。
字放送」の項に述べられている文字放送の文字情報をテ
レビ画像に重畳して表示する場合において「横スクロー
ル表示モード」の場合は、RAMに書かれた内容をマイ
クロコンビーータで1ドツト左に移して$J換える操作
となるため、最もRAMとマイクロコンピュータ間の情
報交換の回数が多くなる。前述したように垂直帰線期間
を利用する従来の方法では横スクローノシ表示を実現す
るために高速のマイクロコンビーータが必要となること
が欠点であった。
本発明の目的は、従来技術の欠点をなくし、マイクロコ
ンピュータの動作速度を速くしなくとも容易に「横スク
ロール表示」を実現できる表示回路を提供することにあ
る。
ンピュータの動作速度を速くしなくとも容易に「横スク
ロール表示」を実現できる表示回路を提供することにあ
る。
本発明では、「横スクロール表示」の場合においてテレ
ビ画面に重畳して表示する区間が狭いことに着目して、
マイクロコンピュータからRANK誓込が可能な期間を
垂直帰線期間より広くとるようにしたことに、lる。
ビ画面に重畳して表示する区間が狭いことに着目して、
マイクロコンピュータからRANK誓込が可能な期間を
垂直帰線期間より広くとるようにしたことに、lる。
以下、本発明の一実施例を第1図によシ説明する。アン
テナ1より入力されたテレビ信号は、映像処理回路2を
通シ混合回路3を通シブラウン管4に供給される。テレ
ビ信号に多重されている文字信号は文字信号抽出回路5
を介してマイクロコンピュータ6に供給される。マイク
ロコンピュータ6は上記文字信号から文字や図形の情報
を解読し、データバス7を介してメモリ8にその清報を
嘗込む。メモ98に記憶された文字や図形の情報はテレ
ビ信号に同期して読み出しを行なうアドレス発生回路9
によって読み出され、ゲート回路10によって表示期間
のみテレビ信号と混合されるよう制御される。ゲート回
路10に与えられる表示ゲート信号はアドレス発生回路
9のアドレスバス11の信号をデコーダ12に供給する
ことで作られる。上記ゲート信敬は表示期間を示すだけ
でなく、マイクロコンビーータのアドレスバス16とア
ドレス発生回路9のアドレスバス11を切換える切換回
路14に供給サレるほか、マイクロコンピュータ6の割
込信号入力にも加えられマイクロコンピュータ6に対し
てメモリ8に書込みができない期間を知らぜる働きをす
る。
テナ1より入力されたテレビ信号は、映像処理回路2を
通シ混合回路3を通シブラウン管4に供給される。テレ
ビ信号に多重されている文字信号は文字信号抽出回路5
を介してマイクロコンピュータ6に供給される。マイク
ロコンピュータ6は上記文字信号から文字や図形の情報
を解読し、データバス7を介してメモリ8にその清報を
嘗込む。メモ98に記憶された文字や図形の情報はテレ
ビ信号に同期して読み出しを行なうアドレス発生回路9
によって読み出され、ゲート回路10によって表示期間
のみテレビ信号と混合されるよう制御される。ゲート回
路10に与えられる表示ゲート信号はアドレス発生回路
9のアドレスバス11の信号をデコーダ12に供給する
ことで作られる。上記ゲート信敬は表示期間を示すだけ
でなく、マイクロコンビーータのアドレスバス16とア
ドレス発生回路9のアドレスバス11を切換える切換回
路14に供給サレるほか、マイクロコンピュータ6の割
込信号入力にも加えられマイクロコンピュータ6に対し
てメモリ8に書込みができない期間を知らぜる働きをす
る。
ラッチ回路15は本発明の方法を用いた一実施例である
。上記回路はマイクロコンピュータ6のデータバス7お
よびアドレスバス16を入力とし、特定のアドレスに対
して、現在の表示画面が「横スクロール表示Jか否かを
ラッチする。
。上記回路はマイクロコンピュータ6のデータバス7お
よびアドレスバス16を入力とし、特定のアドレスに対
して、現在の表示画面が「横スクロール表示Jか否かを
ラッチする。
う、子回路15の出力はデコーダ12に供給され、デコ
ーダ12の表示ゲート信号の出力波形のパルス幅を「横
スクロール表示」の時に切換える働きをする。第2図は
上記う、f−回路15の一実施例を示す。
ーダ12の表示ゲート信号の出力波形のパルス幅を「横
スクロール表示」の時に切換える働きをする。第2図は
上記う、f−回路15の一実施例を示す。
第3図は本発明の方法を用いたアドレス発生回路9の垂
直アドレス発生部分とデコーダ12の一実施例を示す。
直アドレス発生部分とデコーダ12の一実施例を示す。
表示ゲート信号aは通常のゲート幅でありテレビ信号の
垂直帰線期間の約3〜4+neθCのパルス幅である。
垂直帰線期間の約3〜4+neθCのパルス幅である。
一方表示ゲート信号すは「横スクロール表示jの場合に
使用するゲート幅で、第3図の一実施例では約8〜9
meeaのゲート幅となる回路となっている。表示ゲー
トa、bは通常時はaが、横スクローノシ表示の時はb
が表示ゲート信号として出力されるように切換えられる
。
使用するゲート幅で、第3図の一実施例では約8〜9
meeaのゲート幅となる回路となっている。表示ゲー
トa、bは通常時はaが、横スクローノシ表示の時はb
が表示ゲート信号として出力されるように切換えられる
。
本発明の方法を用いれば、最もマイクロコンビーータと
表示用のRAMの間の情報交換が必要となる「横スクロ
ール表示」の時においてもマイクロコンピュータの動作
可能な時間が3〜4 m5ecから8〜9 m5ecと
増加するため、高速のマイクロコンピュータを必要とし
ないという効果がある。
表示用のRAMの間の情報交換が必要となる「横スクロ
ール表示」の時においてもマイクロコンピュータの動作
可能な時間が3〜4 m5ecから8〜9 m5ecと
増加するため、高速のマイクロコンピュータを必要とし
ないという効果がある。
なお、本発明の一実施例では表示ゲート信号のパルス幅
を8〜9 m5ecに広げた場合について述べたが、「
横スクロール表示」に必要な表示期間は約1〜2m5e
cであるため、垂直周期16.7m5ecのうちの13
〜14 m5ecを表示ゲート信号のバルス幅とするこ
とも可能である。すなわち、本発明の方法を用いれば「
横スクロール表示」の信号処理が従来の4倍の時間かけ
てもよいことKなり、それだけ低速のマイクロコンピュ
ータが使用出きるという効果がある。
を8〜9 m5ecに広げた場合について述べたが、「
横スクロール表示」に必要な表示期間は約1〜2m5e
cであるため、垂直周期16.7m5ecのうちの13
〜14 m5ecを表示ゲート信号のバルス幅とするこ
とも可能である。すなわち、本発明の方法を用いれば「
横スクロール表示」の信号処理が従来の4倍の時間かけ
てもよいことKなり、それだけ低速のマイクロコンピュ
ータが使用出きるという効果がある。
第1図は、本発明の一実施例を示す装置全体のブロック
図、牙2図は、本発明の方法を用いたう、チ回路の説明
図、第3図は、本発明の方法を用いたアドレスデコーダ
回路の一実施例を示す回路図である。 12・・・デコーダ回路 15・・・ラッチ回路 躬1図
図、牙2図は、本発明の方法を用いたう、チ回路の説明
図、第3図は、本発明の方法を用いたアドレスデコーダ
回路の一実施例を示す回路図である。 12・・・デコーダ回路 15・・・ラッチ回路 躬1図
Claims (1)
- 1、 テレビジョン信号に同期して、表示期間は記憶素
子の内容を読み出し、非衆示期間にはマイクロコンピュ
ータから記憶素子に情報を書込むようにした表示回路に
おいて、上記表示期間および非表示期間を切換える時間
の比率を2段階以上に切換えるよう圧したことを特徴と
する表示回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58161847A JPS6053988A (ja) | 1983-09-05 | 1983-09-05 | 表示回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP58161847A JPS6053988A (ja) | 1983-09-05 | 1983-09-05 | 表示回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPS6053988A true JPS6053988A (ja) | 1985-03-28 |
Family
ID=15743068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP58161847A Pending JPS6053988A (ja) | 1983-09-05 | 1983-09-05 | 表示回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPS6053988A (ja) |
-
1983
- 1983-09-05 JP JP58161847A patent/JPS6053988A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0103982B1 (en) | Display control device | |
EP0291252A3 (en) | Method of video display and video display device therefor | |
CA1141021A (en) | Processor for a graphic terminal | |
JPS60180387A (ja) | 表示装置 | |
JP2975796B2 (ja) | 文字表示装置 | |
US3648272A (en) | Arrangement for proportioning actively or passively light-radiating surfaces | |
EP0525986A2 (en) | Apparatus for fast copying between frame buffers in a double buffered output display system | |
ES8403002A1 (es) | "un metodo para aumentar la frecuencia de reproduccion de imagen". | |
JPS5575380A (en) | Editing information extracting device | |
JP3369591B2 (ja) | 文字表示装置 | |
KR890005217B1 (ko) | 문자 신호 발생 장치 | |
JPH0426273B2 (ja) | ||
JPS6053988A (ja) | 表示回路 | |
JPS60129789A (ja) | 表示アドレス管理装置 | |
JPS5566181A (en) | Double-screen display television picture receiver | |
JPS6258016B2 (ja) | ||
JPS59206881A (ja) | デイスプレイ装置 | |
JPS59214085A (ja) | 信号変換装置 | |
KR860002145B1 (ko) | 화면표시장치의 화소 어긋내기회로 | |
SU1109787A1 (ru) | Устройство дл отображени информации на экране телевизионного индикатора | |
KR940007814B1 (ko) | 화상처리 및 자막편집보드용 vram 콘트롤러 | |
JPS5936291A (ja) | Crtデイスプレイコントロ−ル装置 | |
JPS61188587A (ja) | マルチウインド制御方式 | |
JPS59178485A (ja) | 表示装置 | |
KR940020842A (ko) | 캡션 자막 배속회로 |