JPS5934645A - 薄膜熱処理方法 - Google Patents

薄膜熱処理方法

Info

Publication number
JPS5934645A
JPS5934645A JP14447282A JP14447282A JPS5934645A JP S5934645 A JPS5934645 A JP S5934645A JP 14447282 A JP14447282 A JP 14447282A JP 14447282 A JP14447282 A JP 14447282A JP S5934645 A JPS5934645 A JP S5934645A
Authority
JP
Japan
Prior art keywords
film
heater
substrate
thin film
heat treatment
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP14447282A
Other languages
English (en)
Inventor
Katsuya Okumura
勝弥 奥村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Tokyo Shibaura Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Tokyo Shibaura Electric Co Ltd filed Critical Toshiba Corp
Priority to JP14447282A priority Critical patent/JPS5934645A/ja
Publication of JPS5934645A publication Critical patent/JPS5934645A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Local Oxidation Of Silicon (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は半導体装置の製造工程中の薄膜熱処理方法に
関する。
〔発明の技術的背景〕
半導体装置が高集積化、高機能化されてくるに従って各
単位素子の微細化が強く要望されており、このために・
9ターンの微細化が進み且つパターン・エツジを急峻に
加工することが要求されている。一方、薄膜の厚さは・
ぐターンの微細化が進行してもあまり変化させないのが
通例である。このため、薄膜を重ねて形成していった場
合にはパターン・エツジ部で薄膜が段切れをおこしたり
、段差部で異常に膜厚がうすくなり信頼性上問題となっ
ていた。このために、従来では8102膜に燐ψ)やぎ
ロン(+1)を数チの割合で混ぜあわせたガラス(PS
GあるいはBPSG)を堆積し、1000℃近傍で溶融
させて、段差部をなめらかにしていた。
〔背景技術の問題点〕
しかし、溶融させて段差部をなめらかにするためには1
000℃で20〜30分の熱処理が必要である。一方、
・ぐターンが微細化されると、段差部をなめらかにさせ
るためには、さら忙高温にするか熱処理時間を長くする
かが必要となってきた。しかして、微細化された半導体
装置ではPN接合の深さをさらに浅くすることが必要と
なり、とのため熱処理温度を低く、熱処理時間を短くす
ることが必要不可欠なものとなってきている。つ寸り、
段差部をなめらかにする熱処理とPN接合の深さを浅く
する熱処理に対して相反する熱処理が存在するという欠
点があった。
〔発明の目的〕
との発明は」二記の点に鑑みてなされたもので、その目
的は薄膜による高集積化された半導体装置の製造方法に
おいて、PN接合の変化を生じさせないで薄膜の段切れ
を防止するようにした薄膜熱処理方法を提供することに
ある。
〔発明の概要〕 ガラス膜を局部的に線状に加熱溶融させ、かつこの溶融
領域に直交してこの領域を移動させてガラス膜をなめら
かにしている。
〔発明の実施例〕
以下、図面を参照してこの発明の一実施例を説明する。
第1図において、1ノはP型ンリコン基板である。上記
シリコン基板1ノ内にはソースあるいはドレイン領域と
なるべきN型の拡散領域12が形成される。この場合の
接合の深さは0.3μmである。壕だ、上記シリコン基
板1ノ上にはr−ト酸化膜13が5001程度に形成さ
れる。さらに、上記ケ゛−ト酸化膜13上にダート金属
となるポリシリコン膜14が5000久堆積され、3μ
m8度の微細な・fターンに加工されている。このよう
にパターンニングされたポリシリコン膜14上に燐(P
)とゾロン(B)を含んだガラス層15が約1μm気相
成長法(CVD法)により堆積されている。
そして、第1図に示すような基板1ノを長さが約150
−の線状のヒータ16のすぐ近傍(約1 m )に載置
して、基板11の表面、っまシガラスN15が溶融する
ようにヒータ16の温度を調整して10m/+の速度で
ヒータ16とは直角方向に基板1ノを移動させる。この
ような方法により、上記ヒータ16の直下にあるガラス
層15が溶融する。(第2図のaの部分)。
このようにして、基板1ノを移動することによシ溶融領
域aが右方に移動して、段差部でのガラス膜15はなめ
らかな形状となる。
上記実施例において基板11近傍でヒータ16が移動し
ても半導体装置の接合の深さは全く変化していない。こ
れは、半導体装置の接合部が高IWrにさらされている
時間が短かいためである。
なお、上記実施例においては、ガラス層15を溶融する
ために線状のヒータ16を用いたが、これに限定される
ものではなく、例えば点状に絞られたレーザまたは電子
ビームを基板11の移動方向と直交させて直線上に走査
させて線状の溶融領域を形成させても良い。
なお、上記実施例においては基板11の近傍にヒータ1
6を設置〃シて、基板1ノを# !llbさせて段差構
造を有するがラス)rH−31sをなめらかにしだが、
ヒータ16を基板11の裏面に接触させて移動させても
良い。脣たさらに、基板1ノの移動方向とは逆方向にヒ
ータ16と並んで線状の冷却物を設けて溶融したガラス
層15を直ちに冷却するようにしても良い。
次に、この発明の他の実施例を第3図及び第4図を用い
て説明する。第3図において、2ノはシリコン基板で、
ソースあるいはドレイン領域となるべき拡散領域22が
形成されている。
さらに、上記シリコン基板21上には酸化膜23が形成
されており、この酸化膜23にコンタクトポール24が
開孔される。半導体装置が微細化されるとコンタクトホ
ール24の大きさは1μmx1μmにもなる。そして、
上記酸化膜2−3上に11合金膜25をステッグヵパレ
ージが良好であるといわれているスパッタリング技術で
1μmの膜厚に堆積させたとするとコンタクトポ−ル2
4の側面には非常にうずくしか堆積しない。これはコン
タクトホール24の肩すの部分に異常隆起が発生して、
コンタクトホール24内部にA4粒子がとびこむのが阻
止されるためである。実験結果によれば、1μmのAj
合金膜を堆積してもコンタクトホール24の側面及び底
面にはAt合金が0.1μmしか堆積していないことが
判明している。そして、このような状態で通電テストを
行なった場合にはごく短時間で断線することが判明して
いる。このため、第4図に示すように線状のヒータ16
を基板21のすぐ」ニガに載置して、基板2ノの表面、
つまりAt合金膜25が溶融するようにヒータ16の温
度を調整して10n+m/分の速度でヒータ16とは直
角方向に基板21を移動させる。このような方法により
、上記ヒータI6の直下にある11合金膜25が破線C
に示すように溶融してコンタクトホール24内に入り込
む。このようにして、コンタクトホール24での断線を
防止することができる。
また、上記実施例においてはAt合金膜が活性な金属で
あるため真空中もしくは酸素(0,)や水(H2O)が
充分に除去された不活性ガス中で行ない、Atの活性化
を防止している。
なお、上記した溶融工程はAt合金膜堆積直後でもパタ
ーンに加工後でもどちらでも良好な結果が得られる。
な2、上記した他の実施例においてはAt合金膜15を
溶融するために線状のヒータ16を用いたが、これに限
定されるものではなく、例えば点状に絞られたレーザま
たは電子ビームを基板11の移動方向と直交させて直線
上に走査させて線状の溶融領域を形成させても良い。さ
らに、ヒータ16を基板2ノの裏面に接触させて移動さ
せても良い。またさらに、基板21の移動方向とは逆方
向にヒータ16と並んで線状の冷却物を設けて溶融した
11合金膜25を直ちに冷却するようにしても良い。
〔発明の効果〕
以上詳述したようにこの発明によれば、薄膜による高集
積化された半導体装置の製造方法においで、PN接合の
変化を生じさせないで薄膜の段切れを防止することがで
きる薄膜熱処理方法を提供することができる。
【図面の簡単な説明】
第1図及び第2図はそれぞれこの発明の一実施例を示す
薄膜熱処理方法を示す図、第3図及び第4図はそれぞれ
との発明の他の実施例を示す薄膜熱処理方法を示す図で
ある。 13・・・ケ゛−ト酸化膜、14・・・ぼりシリコン膜
、ノ5・・・ガラス層、16・・・ヒータ。 出願人代理人 弁理士 鈴 江 武 彦第1図 2 第2図

Claims (4)

    【特許請求の範囲】
  1. (1)基板上に形成された薄膜を、該薄膜形成後局所的
    に加熱し、この加熱領域を移動させていくことによシ薄
    膜の熱処理を行なうことを特徴とする薄膜熱処理方法。
  2. (2)上記局所的に加熱する加熱領域が線状でかつ上記
    加熱領域の移動方向が加熱領域と直交していることを特
    徴とする特許請求の範囲第1項記載の薄膜熱処理方法。
  3. (3)上記加熱領域の温度は上記薄膜の融点近傍である
    ことを特徴とする特許請求の範囲第1項または第2項記
    載の薄膜熱処理方法。
  4. (4)上記加熱領域の温度は上記薄膜の相転移源(5)
    上記加熱する雰囲気が真空または不活性ガス中であるこ
    とを特徴とする特許請求の範囲第1項ないし第4項のい
    ずれか記載の薄膜熱処理方法。
JP14447282A 1982-08-20 1982-08-20 薄膜熱処理方法 Pending JPS5934645A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP14447282A JPS5934645A (ja) 1982-08-20 1982-08-20 薄膜熱処理方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP14447282A JPS5934645A (ja) 1982-08-20 1982-08-20 薄膜熱処理方法

Publications (1)

Publication Number Publication Date
JPS5934645A true JPS5934645A (ja) 1984-02-25

Family

ID=15363081

Family Applications (1)

Application Number Title Priority Date Filing Date
JP14447282A Pending JPS5934645A (ja) 1982-08-20 1982-08-20 薄膜熱処理方法

Country Status (1)

Country Link
JP (1) JPS5934645A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131542A (ja) * 1985-12-03 1987-06-13 Nec Corp 多層配線の形成方法
JPH02308538A (ja) * 1989-05-23 1990-12-21 Fujitsu Ltd 半導体装置の製造方法および製造装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62131542A (ja) * 1985-12-03 1987-06-13 Nec Corp 多層配線の形成方法
JPH02308538A (ja) * 1989-05-23 1990-12-21 Fujitsu Ltd 半導体装置の製造方法および製造装置

Similar Documents

Publication Publication Date Title
EP0041776B1 (en) Method of manufacturing a semiconductor device comprising an isolation structure
JPS61220339A (ja) 半導体材料特性の制御方法
JPS61285714A (ja) 半導体構造の製造方法
US3431636A (en) Method of making diffused semiconductor devices
JPS5934645A (ja) 薄膜熱処理方法
JP2729309B2 (ja) 半導体装置の製造方法
JPS5842254A (ja) 半導体装置の製造方法
JPS61174621A (ja) 半導体薄膜結晶の製造方法
JPH0212010B2 (ja)
JPH10242049A (ja) 半導体装置及びその製造方法
JPS61201414A (ja) シリコン単結晶層の製造方法
JPS58207669A (ja) 半導体装置の製造方法
JPS61247073A (ja) 半導体装置の製造方法
JPS6324645A (ja) 半導体装置の製造方法
JPS62160730A (ja) 半導体装置の製造方法
JPS58147132A (ja) 半導体装置の製造方法
JPH03157925A (ja) 半導体装置の製造方法
JPS6159532B2 (ja)
JPS6074507A (ja) 半導体装置の製造方法
JPS582069A (ja) 半導体装置の製造方法
JPS5925221A (ja) 漏洩電流の少ない半導体装置の製造方法
JPS596073B2 (ja) ゼツエンゲ−トガタデンカイコウカトランジスタノ セイゾウホウホウ
JPS60167325A (ja) 半導体装置の製造方法
JPS5919461B2 (ja) シリコン半導体装置の製造方法
JPH034515A (ja) 半導体膜形成方法