JPS5933846A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPS5933846A JPS5933846A JP14440382A JP14440382A JPS5933846A JP S5933846 A JPS5933846 A JP S5933846A JP 14440382 A JP14440382 A JP 14440382A JP 14440382 A JP14440382 A JP 14440382A JP S5933846 A JPS5933846 A JP S5933846A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- oxide film
- epitaxial growth
- semiconductor
- layers
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/76—Making of isolation regions between components
- H01L21/762—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers
- H01L21/76294—Dielectric regions, e.g. EPIC dielectric isolation, LOCOS; Trench refilling techniques, SOI technology, use of channel stoppers using selective deposition of single crystal silicon, i.e. SEG techniques
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Bipolar Transistors (AREA)
- Element Separation (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
この発明は、バイポーラ型半導体素子を配列してなる半
導体装置の製造方法、特に素子間分離法に関するもので
おる。
導体装置の製造方法、特に素子間分離法に関するもので
おる。
従来この種の半導体装置における素子間分離は、一般に
選択酸化技術によって行なわれていた。
選択酸化技術によって行なわれていた。
しかしながら、この方法による場合、バーズビークと呼
ばれる酸化膜の活性領域内へのくい込み、およびバーズ
ヘッドと呼ばれる酸化膜周縁部の盛り上がりによる凹凸
が必然的に生じ、前者は半導体装置の高密度集積化に対
する制約となると共に、後者は高密度集積化に伴う多層
配線技術にとって不都合となっていた。
ばれる酸化膜の活性領域内へのくい込み、およびバーズ
ヘッドと呼ばれる酸化膜周縁部の盛り上がりによる凹凸
が必然的に生じ、前者は半導体装置の高密度集積化に対
する制約となると共に、後者は高密度集積化に伴う多層
配線技術にとって不都合となっていた。
この発明は、このような状況に鑑みてなされたものであ
シ、その目的は、バイポーラ型半導体素子からなる半導
体装置の平坦性を向上させ、より高密度な集積化を可能
にする半導体装置の製造方法を提供することにある。
シ、その目的は、バイポーラ型半導体素子からなる半導
体装置の平坦性を向上させ、より高密度な集積化を可能
にする半導体装置の製造方法を提供することにある。
このような目的を達成するために、この発明は、基板上
に形成した絶縁膜を選択的に除去し、除去部分に減圧下
でのエピタキシャル成長技術により半導体層を形成し、
ここにバイポーラ型半導体素子を形成するものである。
に形成した絶縁膜を選択的に除去し、除去部分に減圧下
でのエピタキシャル成長技術により半導体層を形成し、
ここにバイポーラ型半導体素子を形成するものである。
即ち、減圧下での選択エピタキシャル成長技術を用いて
活性領域を形成すると共に素子間分離を完成するもので
あり、バーズビーク、バーズヘンドを伴う選択酸化法を
用いず、まだ、従来の常圧（７６０ｔｏｒｒ）下で行な
うシリコンの選択エピタキシャル成長技術ではシリコン
島周辺部の異常成長によって中心部に比べて周辺部の膜
厚が大きくなり、この傾向を低減するには種々の成長条
件を厳しく制御する必要があったのに対し、減圧下での
選択エピタキシャル成長技術を用いることにより容易に
上記周辺部での盛り上がりを抑制することを可能にした
ものである。
活性領域を形成すると共に素子間分離を完成するもので
あり、バーズビーク、バーズヘンドを伴う選択酸化法を
用いず、まだ、従来の常圧（７６０ｔｏｒｒ）下で行な
うシリコンの選択エピタキシャル成長技術ではシリコン
島周辺部の異常成長によって中心部に比べて周辺部の膜
厚が大きくなり、この傾向を低減するには種々の成長条
件を厳しく制御する必要があったのに対し、減圧下での
選択エピタキシャル成長技術を用いることにより容易に
上記周辺部での盛り上がりを抑制することを可能にした
ものである。
減圧下で、例えばジクロルシラン５ｉＨ２Ｃ４，） ！
Ｊジクロシラン５ｉＨＣ４８＋四塩化ケイ素Ｓ ｉ Ｃ
１，というようなシリコン源となるガスを水素をキャリ
ーガスとして熱分解して行なうエピタキシャル成長技術
を用いて、あるいは減圧下で上記シリコン源となるガス
もしくはモノシランガスＳ ｉＨ４と共に塩化水素ガス
ＨＣ１を水素をキャリーガスとして熱分解して行なうエ
ピタキシャル成長技術を用いて、酸化膜（Ｓ ｉＯ２）
あるいは窒化膜（８１８Ｎ４）というような（３） 絶縁膜をマスクとしてその開口部にシリコンエピタキシ
ャル層を成長させることにより、従来の厳しく制御され
た常圧下での選択エピタキシャル成長技術に比較して容
易に選択性（酸化膜あるいは窒化膜にポリシリコンが成
長しないこと）および平坦性に優れた選択エピタキシャ
ル成長層を形成できることが確認された。また、素子間
分離膜としての絶縁膜は、選択酸化法を用いず、全面形
成した絶縁膜に写真食刻法等により開口部を設けること
によって形成するため、バーズビーク、バーズヘンド等
の生じる余地はない。
Ｊジクロシラン５ｉＨＣ４８＋四塩化ケイ素Ｓ ｉ Ｃ
１，というようなシリコン源となるガスを水素をキャリ
ーガスとして熱分解して行なうエピタキシャル成長技術
を用いて、あるいは減圧下で上記シリコン源となるガス
もしくはモノシランガスＳ ｉＨ４と共に塩化水素ガス
ＨＣ１を水素をキャリーガスとして熱分解して行なうエ
ピタキシャル成長技術を用いて、酸化膜（Ｓ ｉＯ２）
あるいは窒化膜（８１８Ｎ４）というような（３） 絶縁膜をマスクとしてその開口部にシリコンエピタキシ
ャル層を成長させることにより、従来の厳しく制御され
た常圧下での選択エピタキシャル成長技術に比較して容
易に選択性（酸化膜あるいは窒化膜にポリシリコンが成
長しないこと）および平坦性に優れた選択エピタキシャ
ル成長層を形成できることが確認された。また、素子間
分離膜としての絶縁膜は、選択酸化法を用いず、全面形
成した絶縁膜に写真食刻法等により開口部を設けること
によって形成するため、バーズビーク、バーズヘンド等
の生じる余地はない。
第１図に、ジクロルシランをシリコン源にすると共にキ
ャリーガスとして水素を用い、１０８０℃で酸化膜をマ
スクとして得られた選択エピタキシャル層の平坦性の圧
力依存性の一例を示す。平坦性は、第２図において、基
板（１）の上に設けられた酸化膜（２）の開口部に形成
したシリコン層（３）の、周辺部の厚さＡに対する中央
部の厚さＢの比で表わしだ。
ャリーガスとして水素を用い、１０８０℃で酸化膜をマ
スクとして得られた選択エピタキシャル層の平坦性の圧
力依存性の一例を示す。平坦性は、第２図において、基
板（１）の上に設けられた酸化膜（２）の開口部に形成
したシリコン層（３）の、周辺部の厚さＡに対する中央
部の厚さＢの比で表わしだ。
第１図から、減圧下、特に８Ｑｔｏｒｒ以下での選（４
） 択エピタキシャル成長によって平坦性を容易に、かつ飛
躍的に向上させることができることが分る。
） 択エピタキシャル成長によって平坦性を容易に、かつ飛
躍的に向上させることができることが分る。
この様に向上する理由としては、キャリーガス濃度、シ
リコンソースガス（例えばジクロルシラン）および温度
等の諸条件を同じにした場合、減圧下でエピタキシャル
成長を行なうと、常圧下に比べて成長速度が遅くなるこ
と（４０ｔｏｒｒで約２削減）およびシリコン基板表面
でのシリコン原子の平均自由工程が長くなること（４０
ｔｏｒｒで約１９倍）によって平坦性及び選択性が良く
なるものと考えられる。次に、ＮＰＮバイポーラ半導体
装置を形成する場合の一実施例について、第３図〜第５
図を用いて説明する。
リコンソースガス（例えばジクロルシラン）および温度
等の諸条件を同じにした場合、減圧下でエピタキシャル
成長を行なうと、常圧下に比べて成長速度が遅くなるこ
と（４０ｔｏｒｒで約２削減）およびシリコン基板表面
でのシリコン原子の平均自由工程が長くなること（４０
ｔｏｒｒで約１９倍）によって平坦性及び選択性が良く
なるものと考えられる。次に、ＮＰＮバイポーラ半導体
装置を形成する場合の一実施例について、第３図〜第５
図を用いて説明する。
先ず、Ｐ型シリコン基板（１１）の表層部（ｌｌａ）に
素子間分離膜下のチャネルドープとしてイオン注入によ
りホウ素を導入した後、熱酸化により酸化膜を形成する
。次に、写真製版技術およびエツチング技術により活性
領域、即ちバイポーラ半導体素子の形成部分となるべき
所定の位置の酸化膜を選択的に除去して素子間分離酸化
膜（１２）を形成する。次いで、素子間分離酸化膜（１
２）の開口部（１２ａ）からイオン注入によってヒ素を
導入し、埋込みコレクタ（１３）を形成する（第３図）
。この後、減圧下（この実施例においては４ Ｑ ｔｏ
ｒｒ ）で選択エピタキシャル成長を行なうことにより
、上記開口部ｒ１２ａ）に、平坦性１選択性の良好なエ
ピタキシャル層（１４）が形成できる（第４図）。引続
きこの平坦なエピタキシャル層（１４）に通常の方法に
よりベース（１５）およびエミッタ（１６）を形成する
と共に白金シリサイド層（１７）を形成し、アルミニウ
ムからなる電極（１８）を設けることにより、第５図に
示すような半導体装置が形成できる。即ち前記エピタキ
シャル層（１４）の、ベース（１５）およびエミッタ（
１６）を除く領域はコレクタ（１９）を構成する。また
、第５図において（２０）は層間絶縁用の酸化膜である
。
素子間分離膜下のチャネルドープとしてイオン注入によ
りホウ素を導入した後、熱酸化により酸化膜を形成する
。次に、写真製版技術およびエツチング技術により活性
領域、即ちバイポーラ半導体素子の形成部分となるべき
所定の位置の酸化膜を選択的に除去して素子間分離酸化
膜（１２）を形成する。次いで、素子間分離酸化膜（１
２）の開口部（１２ａ）からイオン注入によってヒ素を
導入し、埋込みコレクタ（１３）を形成する（第３図）
。この後、減圧下（この実施例においては４ Ｑ ｔｏ
ｒｒ ）で選択エピタキシャル成長を行なうことにより
、上記開口部ｒ１２ａ）に、平坦性１選択性の良好なエ
ピタキシャル層（１４）が形成できる（第４図）。引続
きこの平坦なエピタキシャル層（１４）に通常の方法に
よりベース（１５）およびエミッタ（１６）を形成する
と共に白金シリサイド層（１７）を形成し、アルミニウ
ムからなる電極（１８）を設けることにより、第５図に
示すような半導体装置が形成できる。即ち前記エピタキ
シャル層（１４）の、ベース（１５）およびエミッタ（
１６）を除く領域はコレクタ（１９）を構成する。また
、第５図において（２０）は層間絶縁用の酸化膜である
。
なお、上述した実施例においては、素子間分離酸化膜（
１２）となる酸化膜の形成方法としてＰ型シリコン基板
（１１）の表面を熱酸化する方法を用いたが、これは他
の方法、例えば基板（１１）の上にポリシリコン層を形
成した後にこれを全部酸化するという方法、あるいはＣ
ＶＤ法等により堆積させる方法などによってもよい。更
に、素子間分離膜としては、酸化膜に限らず例えばＣＶ
Ｄ法等により形成した窒化膜など他の絶縁膜を用いても
よい。
１２）となる酸化膜の形成方法としてＰ型シリコン基板
（１１）の表面を熱酸化する方法を用いたが、これは他
の方法、例えば基板（１１）の上にポリシリコン層を形
成した後にこれを全部酸化するという方法、あるいはＣ
ＶＤ法等により堆積させる方法などによってもよい。更
に、素子間分離膜としては、酸化膜に限らず例えばＣＶ
Ｄ法等により形成した窒化膜など他の絶縁膜を用いても
よい。
なお、基板（］１）へのホウ素の導入は、基板形成工程
で自然にできる表面の薄い酸化膜を通して行なってもよ
いし、この酸化膜を除去して直接イオン注入して行なっ
てもよい。
で自然にできる表面の薄い酸化膜を通して行なってもよ
いし、この酸化膜を除去して直接イオン注入して行なっ
てもよい。
また、上述した実施例においてはＮＰＮバイポーラ半導
体素子からなる半導体装置を製造する場合についてのみ
説明したが、この発明はこれに限定されるものではなく
、導電型を逆にしたＰＮＰバイポーラ半導体素子からな
る半導体装置に適用しても同様に有効であることは言う
までもない。
体素子からなる半導体装置を製造する場合についてのみ
説明したが、この発明はこれに限定されるものではなく
、導電型を逆にしたＰＮＰバイポーラ半導体素子からな
る半導体装置に適用しても同様に有効であることは言う
までもない。
更に、例えば固体撮像装置であれば受光素子を配列した
中央部を除くチップ周辺部のように、当該半導体装置の
本来の機能に関与しない部分についても上述したような
減圧下での選択エピタキシャル成長技術を適用すること
により、あるいは更にそれによって形成されたエピタキ
シャル層に上（７） 記本来の機能に関与する以外の周辺的な領域、例えばモ
ニタートランジスタあるいは各種の耐圧、導通テスト等
のモニターを行なうパターンを形成する領域を設けるこ
とにより、減圧下での選択エピタキシャル層形成部分の
平坦性および選択性を更に向上させ、装置の品質を高め
ることができる。
中央部を除くチップ周辺部のように、当該半導体装置の
本来の機能に関与しない部分についても上述したような
減圧下での選択エピタキシャル成長技術を適用すること
により、あるいは更にそれによって形成されたエピタキ
シャル層に上（７） 記本来の機能に関与する以外の周辺的な領域、例えばモ
ニタートランジスタあるいは各種の耐圧、導通テスト等
のモニターを行なうパターンを形成する領域を設けるこ
とにより、減圧下での選択エピタキシャル層形成部分の
平坦性および選択性を更に向上させ、装置の品質を高め
ることができる。
つまり、酸化シリコン膜をマスク材料としたシリコン選
択エピタキシャル成長にあっては、シリコンと酸化シリ
コンの面積比”５ｉ０２）によって、選択性および平坦
性に影響を及はし、”／／Ｓ島の面積比を大きくするこ
とにより選択性および平坦性は向上するので、本来の半
導体装置以外の部分に選択エピタキシャル層を形成する
ことによりさらに選択性、平坦性が向上するものである
。
択エピタキシャル成長にあっては、シリコンと酸化シリ
コンの面積比”５ｉ０２）によって、選択性および平坦
性に影響を及はし、”／／Ｓ島の面積比を大きくするこ
とにより選択性および平坦性は向上するので、本来の半
導体装置以外の部分に選択エピタキシャル層を形成する
ことによりさらに選択性、平坦性が向上するものである
。
以上説明したように、この発明によれば、絶縁膜を選択
的に除去して形成した開口部に減圧下でのエピタキシャ
ル成長技術により半導体層を形成してバイポーラ半導体
素子を設けるという簡単な工程により、選択酸化法によ
る素子間分離技術では不可避のバーズビーク、バーズヘ
ア）”ヲｆｉ＜Ｌ、（８） また活性領域を構成する半導体層についても周辺部の盛
り上がりを抑制することができ、従来法による場合に比
較してよシ高密度の集積化が可能で多層配線の応用も容
易なバイポーラ半導体装置を製造することが可能となる
。
的に除去して形成した開口部に減圧下でのエピタキシャ
ル成長技術により半導体層を形成してバイポーラ半導体
素子を設けるという簡単な工程により、選択酸化法によ
る素子間分離技術では不可避のバーズビーク、バーズヘ
ア）”ヲｆｉ＜Ｌ、（８） また活性領域を構成する半導体層についても周辺部の盛
り上がりを抑制することができ、従来法による場合に比
較してよシ高密度の集積化が可能で多層配線の応用も容
易なバイポーラ半導体装置を製造することが可能となる
。
また、活性領域下部に埋込みコレクタを設ける場合には
、上記開口部を設けた絶縁膜をマスクとするセルファラ
イン方式で形成することができるため、従来法に比べて
精度が向上すると共にマスクの必要数が１枚減るという
利点も有する。
、上記開口部を設けた絶縁膜をマスクとするセルファラ
イン方式で形成することができるため、従来法に比べて
精度が向上すると共にマスクの必要数が１枚減るという
利点も有する。
第１図は選択エピタキシャル層の平坦性の圧力依存性の
一例を示すグラフ、第２図はその場合の平坦性を説明す
るだめの図、第３図〜第５図はこの発明の一実施例を適
用した半導体装置の各工程断面図である。 （１１）・・・・Ｐ型半導体基板、（１２）・・・・素
子間分離酸化膜、（１４）・・・・エピタキシャル層、
（１５）・・・・ベース、（１６）・・・・エミッタ、
（１９）・・・・コレクタ。 第１図 １０ ４０ ８０
７６０斥ｎ （Ｔｏｒｒ） 第２図 ８ 〜． ｐ − 手続補正書（自発） 昭和 晴 ３月１６日 ２、発明の名称 牛導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の白玉丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 補正の内容 明細書第３頁第１４〜１５行、第１８行の「キャリーガ
ス」を「キャリヤーガス」と補正す己。 ＋２１ 同書第４頁第１３行の「キャリーガス」を「
キャリヤーガス」と補正する。 （３）同書第５頁第３行の「キャリーガス」を「キャリ
ヤーガス」と補正する。 （４）回書同頁第１５行の１チヤネルドープ」を「チャ
ネルカット」と補正する。 以 上
一例を示すグラフ、第２図はその場合の平坦性を説明す
るだめの図、第３図〜第５図はこの発明の一実施例を適
用した半導体装置の各工程断面図である。 （１１）・・・・Ｐ型半導体基板、（１２）・・・・素
子間分離酸化膜、（１４）・・・・エピタキシャル層、
（１５）・・・・ベース、（１６）・・・・エミッタ、
（１９）・・・・コレクタ。 第１図 １０ ４０ ８０
７６０斥ｎ （Ｔｏｒｒ） 第２図 ８ 〜． ｐ − 手続補正書（自発） 昭和 晴 ３月１６日 ２、発明の名称 牛導体装置の製造方法 ３、補正をする者 事件との関係 特許出願人 住 所 東京都千代田区丸の白玉丁目２番３号
名 称（６０１） 三菱電機株式会社代表者片山仁
八部 ４、代理人 ５、補正の対象 明細書の発明の詳細な説明の欄 補正の内容 明細書第３頁第１４〜１５行、第１８行の「キャリーガ
ス」を「キャリヤーガス」と補正す己。 ＋２１ 同書第４頁第１３行の「キャリーガス」を「
キャリヤーガス」と補正する。 （３）同書第５頁第３行の「キャリーガス」を「キャリ
ヤーガス」と補正する。 （４）回書同頁第１５行の１チヤネルドープ」を「チャ
ネルカット」と補正する。 以 上
Claims (2)
- （１）バイポーラ型半導体素子を素子間分離絶縁膜によ
り互いに分離して配列してなる半導体装置の製造方法に
おいて、基板上に絶縁膜を形成する工程と、この絶縁膜
のバイポーラ半導体素子形成部分を選択的に除去して基
板を露出させる工程と、露出した基板上に減圧下でのエ
ピタキシャル成長技術によって半導体層を形成する工程
とを含み、上記半導体層にバイポーラ型半導体素子を形
成することを特徴とする半導体装置の製造方法。 - （２）減圧下として８０ｔｏｒｒ以下としたことを特徴
とする特許請求の範囲第１項記載の半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14440382A JPS5933846A (ja) | 1982-08-18 | 1982-08-18 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14440382A JPS5933846A (ja) | 1982-08-18 | 1982-08-18 | 半導体装置の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5933846A true JPS5933846A (ja) | 1984-02-23 |
Family
ID=15361354
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14440382A Pending JPS5933846A (ja) | 1982-08-18 | 1982-08-18 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5933846A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0222225A2 (en) * | 1985-10-31 | 1987-05-20 | International Business Machines Corporation | Dielectrically isolated integrated circuit device and method of making |
| JPH02158135A (ja) * | 1988-12-12 | 1990-06-18 | Nec Corp | 半導体素子およびその製造方法 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591815A (en) * | 1978-12-29 | 1980-07-11 | Fujitsu Ltd | Silicon epitaxial growth |
| JPS568814A (en) * | 1979-07-02 | 1981-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Epitaxial growth of silicon under reduced pressure |
-
1982
- 1982-08-18 JP JP14440382A patent/JPS5933846A/ja active Pending
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5591815A (en) * | 1978-12-29 | 1980-07-11 | Fujitsu Ltd | Silicon epitaxial growth |
| JPS568814A (en) * | 1979-07-02 | 1981-01-29 | Chiyou Lsi Gijutsu Kenkyu Kumiai | Epitaxial growth of silicon under reduced pressure |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0222225A2 (en) * | 1985-10-31 | 1987-05-20 | International Business Machines Corporation | Dielectrically isolated integrated circuit device and method of making |
| JPH02158135A (ja) * | 1988-12-12 | 1990-06-18 | Nec Corp | 半導体素子およびその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4757028A (en) | Process for preparing a silicon carbide device | |
| US6455364B1 (en) | Semiconductor device and method for fabricating the same | |
| KR100244812B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| US5963822A (en) | Method of forming selective epitaxial film | |
| JPS6347963A (ja) | 集積回路とその製造方法 | |
| JPH06252359A (ja) | 半導体装置の製造方法 | |
| JP2629644B2 (ja) | 半導体装置の製造方法 | |
| JPS5933846A (ja) | 半導体装置の製造方法 | |
| JPH0324069B2 (ja) | ||
| JP2000100931A (ja) | 半導体装置及びその製造方法 | |
| JPH0529603A (ja) | 半導体装置の製造方法 | |
| JPH10209167A (ja) | 半導体装置及びその製造方法 | |
| JPS59134819A (ja) | 半導体基板の製造方法 | |
| JPS5933847A (ja) | 半導体装置の製造方法 | |
| JP2000252290A (ja) | 半導体装置とその製造方法 | |
| JPH0226061A (ja) | 半導体集積回路の製造方法 | |
| JP2739849B2 (ja) | 半導体集積回路の製造方法 | |
| KR0124634B1 (ko) | 반도체소자의 분리층 제조방법 | |
| JPH11186546A (ja) | 半導体装置及びその製造方法 | |
| JPH01260857A (ja) | 半導体素子およびその製造方法 | |
| JPH05275637A (ja) | 相補型半導体装置の製造方法 | |
| JPS59105367A (ja) | Ｍｏｓ型トランジスタの製造方法 | |
| JPS6358921A (ja) | 半導体装置の製造方法 | |
| JPH10177956A (ja) | 半導体の製造方法及び半導体装置 | |
| JPS63240066A (ja) | 半導体装置の製造方法 |