JPS5928725A - 論理方式 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （発明の対象） 本発明は論理方式の改良に関し、特にフェイルセーフ（
ｆａｉｌ−ｓａｆｅ　）化が容易な論理方式に関する。

（従来技術） 例えば、鉄道車両のＡＴＣ（自動列車制御装置）は、列
車衝突を予防し、人命保護や重大損害の防止を図るもの
であるから、高度のフェイルセーフ性が要求される。こ
のため、論理判断を行う回路は多重系構成とし、各基の
出力を集めてフェイルセーフ化された一致回路や多数決
回路で最終出力の決定を下している。ここで、個々の論
理回路のフェイルセーフ化を図るとともに、これらの多
重系を構成し、万全を期している。

しかし、多数決回路は１重系であって、そのフェイルセ
ーフ性は、装置全体のフェイルセーフ性に大きく関係す
る。

このため、フェイルセーフな多数決回路を構成する努力
が行われているが、現在のところ専ら電磁リレーが用い
られ、装置の小形軽量化および省電力化の面で遅れてい
る。

電磁リレーによりフェイルセーフ性が得られる理由は次
の通りである。

電磁リレーの故障は接点の導通故障と不導通故障に分け
られるが一般的に導通故障の発生確率は不導通故障のそ
れの１０００分の１以下である。

これは導通故障の原因が接点の溶着のみであるのに対し
不導通故障は接点の汚損や酸化による接触不良、駆動コ
イルの断線や内部短絡、駆動電源の故障、可動片の折損
等その原因が多大な為である。

さらに接点溶着防止の為、接点通電電流を溶着限界以下
に抑制すれば故障モードは不導通故障のみと考えてよい
。

従って接点の導通を危険側の、不導通側を安全側の制御
出力になる様にすると電磁リレーはフェイルセーフな論
理素子として用いることが出来る。

一方、半導体素子の場合導通状態になる故障と不導通状
態になる故障の発生確率はほぼ等しい。

半導体の場合、不純物の拡散、熱による劣化、リード線
の断線又は混触、過電流、過電圧による短絡又は溶断等
、同種の原因から生ずる故障７５；導通と不導通のいず
れの状態にもなり得る２−らである。

この為半導体では電磁リレーの如くフェイルセーフ側と
フエーイルアウト側の論理値を特定することは不可能で
あり、一般にランダムロジックと呼ばれる様な、基本的
な論理素子を組合せて構成する任意の回路を全てフェイ
ルセーフ化することは半導体論理素子では極めて困難で
あると考えられている。

（発明の目的） 本発明の目的は、小型軽量化が容易でフェイルセーフ性
に優れた論理方式を提供することである。

（発明の要約） 本発明は、正論理″１”および負論理”０＃を含む入力
真理値の夫々に対して異なる周波数をもつ交番信号を入
力し、この入力周波数値が予定の基準周波数帯にあるか
否かｔてより出力すべきＸ理値を判定し、該当する出力
真理値に対応した周波数をもつ交番信号を出力すること
を特徴とする。

すなわち、交番信号の周波数を論理値とすることにより
、自己の故障時に危険側の出力を生ずる確率を極めて低
くすることができ、また、異常入力に対して、正常な論
理素子が判定を行うため、安全側の出力を確実に発生さ
せることができる。

また、２つ以上の入力を必要とする論理回路においては
、上記した周波数の帯域判定の前に、入力された２以上
の交番信号の周波数値間で所定の演算、例えば加算を行
うことが望ましい。

これにより、常用されているＡＮＤ、ＯＲ。

ＮＡＮＤ、ＮＯＲ，ＦＯＲ等の論理素子の外、これらの
組合せによる論理回路、例えば多数決回路などを一挙に
構成することもげ能となる。

本発明の原理は以下に述べる実施例の中で更に詳細に説
明する。

（実施例の説明） 第１図は本発明の一実施例による正論理ｕ１″と負６ｎ
理ｆｉ　ＯＩＩの区別を、従来の論理信号の一例と対比
して示すものである。

同図穴は、従来の２値論理における正論理′″１′と負
論理“０＃を表わす電気信号の様子を示しており、例え
ば５Ｖの重圧が正論理″″１″を表］〜、Ｏｖが負論理
″０”を現している。

これに対し、同図但が本発明による論理信号の一例であ
って、３００８Ｚの交番信号が正論理１１”を、５０Ｈ
２の交番１言号が負論理“０＃を表わしている。このよ
うに、周波数の差異で異なる真理値を表わすのであるが
、その周波数帯の区分例を第２ｃａ〜第４図に示してい
る。

第２図は、最も簡単な周波数帯域の区分例であって、任
意の周波数ｆ＋　より高い帯域を正論理、ｆｘ　よυ低
い帯域を負論」」と定義したものである。

第３図は、３Ｉｌ＆論理を採り、正負論理の外に、異常
状帽を示す帯域を設定したもので、任意の周波数ｆ＋　
より高い帯域を正論理、ｆＩから１１までの帯域を負論
理、ｆｘより低い帯域を異常状態と定義している。

第４図は、正常時のｉＥおよび負論理を夫々異なる特定
の周波数帯域に限定し、それ以外の滑域をすべて異常状
態と定義したものである。すなわち、６００Ｈ２ｋ中心
とする５７５〜６２５Ｈ２帯ｐよび３５０　ＨＺを中心
とする３２５〜３７５Ｈ２帯を正論理とし、１ｏｏＨ２
を中心とする７５〜１２５）（Ｚ帯を負論理、それ以外
の帯域はすべて異常状態と定義している。

第５図は本発明の一実砲例による論理方式のブロック図
を示す。

論理索子２け、入力端子４と出力端子６金持ち、内部に
周波数帯域判定部８と交番信号発生部１゜を備えている
。端子４に交番信号が入力されると、判定部８けその周
波数の帯域判定を行い、出力すべき真理値を交番信号発
生部１０に伝達する。交番信号発生部１ｏは、カえられ
た出方真理値に対応する周波数の交番信号を７″４生し
、端子６へ出力する。

今、この論理素子２をＮ　ＯＴ累子であるとし、入出力
ともに正論理を周波数帯域ｊ　ｐ　、負論理を周波数帯
域ｆＮ、その他の周波数帯域ｆ、を異常状態と定義すれ
ば、第１表のように動作する。

第１表 なお、第１表のカッコ内には真理値を示した。

このように、帯域判定部８０３つの異なる判定結果に夫
々対応して、第１表に示す周波数の交番信号を出力する
ことにより、論理素子２はＮ０Ｔ（反転）素子としての
機能をもつことができる。

このとき、入力された交番信号の周波数を、誤った真理
値を表わす周波数であると誤判定する確率は極めて低く
、シかも、危険側の出力を生ずる帯域判定の周波数帯域
を狭めることも容易であシ、フェイルセーフ性を高める
ことができる。また、交番信号発生部が故障したにも拘
らず、特定の危険側の真理値に対応する周波数の交番信
号を発生する確率もまた極めて低いので、高度にフェイ
ルセーフ化された論理素子を得ることができる。

もちろん、入力Ｘ即値と出力真理値に対応する周波数を
同一とする必要はなく、逆転させたり、各々別の周波数
帯域を割当てることもできる。また、帯域判定部８が、
異常を示す周（＆数帝域ｆ。

であると判定したときは、異常を表わす周波数ｆ、を出
力するのではなく、いずれか安全側の真理値を表わす周
波数ｆ、あるいはｆＰを出力するようＫしそもフェイル
セーフ性は保たれる。

第６図は本発明による他の一実施例による論理方式のブ
ロック図である。

この論理素子１２は、第５図に比べて、もう一つの入力
端子５と、演算部７を備えている点で異なっておシ、上
記ＮＯＴ素子の外、２人力形のＯＲ，、ＡＮＤ、ＥＯＲ
，ＮＯＲおよびＮＡＮＤ素子等を構成することができる
。

演算部７は、入力端子４および５に与えられた２つの交
番信号の周波数値間で所定の演算を行う。

この演算は加減乗除のいずれでもよりが、最も望ましい
実施態様として加算を例に採れば、本論理素子１２は第
２表のような動作を行う。

ここで、ＮＯＴ索子については、前述した第５図の演算
部７を持たない論理素子１２で構成できる外、第６図の
２つの入力端子４と５のうち一方を使用せず、第１表を
用いることもできる。しかし、ここでは、もうひとつの
例として、入力端子４と５を共通接続した場合について
示している。

この場合、入力は周波数ｆ、、ｆ、あるいは１層のうち
いずれかに統一され、これらを加算するため２ｆｐ、２
ｆＮあるいは２ｆｘの３通りのみとなる。従って、それ
らの周波数帯域判定が得られたとき、夫々ｆｗ、ｆｐあ
るいはｆｍの周波数を持つ交番信号を出力すればよい。

次に、ＯＲ素子を例に採って具体的に説明すると、入力
正論理ｆｐ＝３００Ｈ２，入力負論理ｆｓ＝ｓｏＨｚと
すれば、第２弐のＯＲ素子の帯域判定部８は、前述した
第４図の動作を行えばよい。すなわち、第２表の項Ａ１
では、加算結果ｆ−＝２ｆｐ　＝６００Ｈ２であり、正
論理と判定して、出力正論理に対応する周波数ｆ、＝３
００Ｈｚを出力する。また、第２表の項扁２および３で
は、ｆ−＝ｆｐ　＋ｆＮ＝３５０Ｈ２であり、やはり正
論理と判定して、出力正論理に対応する周波数ｆｐ＝３
００Ｈｚを出力する。項洗４では、ｆ−＝２ｆｘ＝１０
０Ｈ２であり、負論ｍとｎ定して、出力負論理に対応す
る周波数ｆｓ＝５０）（ｚの交番信号を出力する。以下
の項Ａ５〜９では、異常周波数ｆ、を含むため、上記の
３帯域以外の周波数帯域となり“異常”を表わす周波数
ｆ、（例えばＯＨｚ　）を出力することができる。

以下、同様にして、周波数帯域判定結果に応じ、第２表
の如き出力信号を発生するようにすれば、ＡＮＤ、ＥＯ
Ｒ，ＮＯＲおよびＮＡＮＤ素子を構成できることが明ら
かである。

第７図は、本発明による他の実施例ブロック図で、更に
万全のフェイルセーフ性を実現するものである。

論理素子１３は、２入力端子４．５と、これらの端子に
入力された交番信号の周波数間で加算などの演算を行う
演算部７と、演算結果１４の周波数帯域判定を行う帯域
判定部８とその判定信号１５の出力真理値に対応した周
波数を発生する交番信号発生部１０と、出力端子６を備
え、更に、故障検出周回信号１６とその出力端子１７を
持つ。

このような構成において、論理方式としては、前述の第
６図と同一であるが、帯域判定部８と交番信号発生部１
０とがいずれも正常な場合には、故障検出周回信号１６
が、所定周波数の交番信号となるようにし、この信号１
６が端子１７に現われている限り、本論理素子１３は正
常であると定義するものである。

以下に、この第７図の実施例につき、より詳細に説明す
る。

第８図は、第７図の実施例をより具体化したブロック図
である。この実施例は、リング演算と呼ばれ、Ｄ　Ｄ　
Ａ　（Ｄｉｒｅｃｔ　Ｉ）ｉｆｆｅｒｅｎｔｉａｌＡｎ
ａｌｙｚｅｒ　）を変形した（Ａ′ｓ方式を採用してい
る。

このリング演算方式は、ＡＴＣの分野で多用されており
、特許第９２３３２７号、同第９６４８１６号、同第１
０７２７４５号明細書などに詳しく述べられ公知である
。

さて、論Ｊ、８Ｎ！索子１３は、演算部７と、帯域判定
部８と交番信号発生部１０とから成るが、帯域判定部８
と交４信号発生部１０ば、同一の演算ルートを時分割に
て共用している。なお、本実施例は時分割演算により、
演算部を共用しているため、第７図の判定信号１５と周
回信号１６に正確に対応させて符号をつけることはむず
かしい。

本実施例の演算部７は、入力端子４と５に与えられた交
番信号の周波数を加算するために、サンブリレグ回路１
８．２０および排他論理和ＥＯＲ２２を備えている。各
サンプリング回路１８および２０は、夫々クロック発生
回路２４から位相のずれたクロック信号２６および２８
を受取ることによって、２つの入力交番信号波形の立上
りと立下りを確実にずらす。この結果、ＥＯＲ２２は、
２つの入力交番信号の周波数を確実に加算した周波数を
もつ交番信号１４を出力することができる。

周波Ｉ！ｌ帯域判定部８としては、基本的に次のように
して構成されている。すなわち、周波数加算された交番
信号１４は、交番信号発生回路３０によって発生された
基準周波数をもつ交番１言号３２と、周波数比較回路３
４にて比較することによって帯域判定を行う。このとき
、第４図に例示したように複数の周波数帯域の判定を行
うために、交番信号発生回路３０は、時分割で異なる複
数の基準周波数の交番信号を発生し、周波数比較回路３
４もまた、時分割で、交番信号１４と複数の基準交番信
号３２との比較を行い、帯域判定をｉ”Ｔｍｅにする。

従って、周波数比較回路３４０犬／Ｊ％比較判定信号３
６が、どのタイミングで発生する力諷によって、周波数
帯域の判定が行われる。

次に、交番信号発生部１０としては、上記の帯域判定と
は更に時分割され、帯域判定結果に応じた出力真理値に
対応した周波数をもつ交番信号を、交番信号発生回路３
０を共用して発生させるのである。

以下、細部に亘って説明する。

クロック信号発生回路２４で発生したクロック信号３８
はアドレス回路４０によりアドレス信号４２に変換され
、装置は、このアドレス信号により、１アドレス周期を
単位とする高速の演算を繰返す（′リング演算）。

アドレス信号４２は、タイミング回路４４に入力され、
時分割演算に必要な複数のタイミング信号４６．４８．
５０および５２を発生する。

メモリ５４Ｖｉ、第９図に示すデータを記憶しており、
上記アドレス信号４２および判定信号３６とにより、夫
々データ列５６および５８を読出すことができる。デー
タ列５６は、複数の基準周波数ｆｓｏ＝ｆｔを夫々現わ
すデータを時分割で読出したものであり、データ切換回
路６０を介して交番信号発生回路３０に入力される。こ
れＫより、交番信号発生回路３０は、複数の異なる基準
周波数ｆｔｏ−ｆ７を時分割で発生するのである。これ
により前述した周波数比較のための基準値が得られる。

この比較の結果は、判定信号３６の発生タイミングによ
ることは前述した。そこで、この判定信号３６が発生し
たタイミングで、データ列５８の中のひとつのデータを
ラッチし、ラッチされたデ−タが現わす周波数（出力真
理値に対応）をもつ交番信号を発生する。つまり、デー
タ列５８は、第９図に示すように、正論理に対応する周
波数ｊ　ｐ　、負論理に対応する周波数ｆｗおよび異常
に対応する周波数ｆ、を現わすデータを順次読出しへ、
丙のであって、判定信号３６が発生したタイミングに応
ｔ（、上記のデータのいずれかをラッチ回路６２にラッ
チすれば、このラッチされたデータが、帯域判定の結果
を表わすことになる。

ラッチ回路６２のラッチデータｊｐ、ｆＮあるいはｆ、
は、データ切換回路６ｏにより、ｌアドレス周期内の出
力機能を割振られたタイムスロットにおいて交番信号発
生回路３ｏへ伝達され、出力すべき真理値に対応した周
ｔ１．数ｆ、、ｆ、あるいはｆ、をもつ交番信号３２を
発生することができる。

交番信号３２のうち、上記のタイミングで発生したもの
のみが出力すべきものであるから、タイミング信号５０
によりこれを規制して論理用カ回ｗ１６４から出力端子
６へ出力する。

エラー検知回路６６および故障検知出力回路６８も、割
当てられたひとつの時分割スロットで動作するが、その
詳細は具体的動作説明において述べる。

次に、具体的な動作をＯＲ４子の場合を例に採り、第１
０図を参照して説明する。

アドレス信号４２の１周期音を６ケのタイムスロットｔ
、％ｊ６に区切り、各タイムスロット毎の機能を割振っ
ておく。この例では、第１０図において、タイムスロッ
トｔ１〜ｔ４には周波数帯域判定の機能が割掘られ、タ
イムスロットｔ５には出力すべき交番信号発生機能が割
熾られている。

また、最後のタイムスロット１ｇには、故障検知の機能
を割振り、万全の７エイルセーフ化を図っている。

メモリ５４内に、第９図に示すように記憶されたデータ
は、アドレスは号４２の表わす各タイムスロットｔ１〜
ｔ６において、データ列５６と５８として並列に順次読
出される。

以下の処理の手順は、すべて、タイミング回路４４によ
って発生されるタイミング信号４６゜４８．４９．５０
および５２によって制御される。

まず、４つのタイムスロット１．〜ｔ４において、それ
ぞれ異なる４つの周波数ｆ１ｏ−ｆｔの交番信号を、交
番信号発生回路３０により発生する。

つまり、第９図において、タイムスロットｔ１〜ｔ４で
メモリ５４から夫々周波数ｆ　ｉｏ　””　ｆ　ｔに相
当する記憶データ列５６が続出され、データ切換回路６
０を通して交番信号発生回路３０へ与えられる。アドレ
ス周期ｔは、例えば９６μｓであり、各タイムスロット
ｉ　ｓ　−ｔ　６は９６μｓに１回の割で発生する。従
って、該当スロットが現われる毎にパルスを出力すれば
、１／９６μｓ″ｑｌＯＫＨ２の周波数の交番信号を発
生することになる。

今、仮に５ＫＨｚの交番信号を発生したいとすれば、該
当するスロットが２回現われる毎に、つまり１／２に分
周してパルスを出せばよい。このように、該当するスロ
ットを分周する形態で、記憶データｆ１ｏ＝ｆｔの表わ
す周波数の交番信号を、各スロット別に発生することが
できる。

この結果、第１０図に示すように、交番信号発生回路３
０の出力３２は、タイムスロットｔ、〜ｔ４毎に異なる
周波数を有しており、ｆＩｏ＝６２０Ｈ２％　ｆ＊　＝
３３０Ｈ２）ｆＢ　＝１２０Ｈ２゜ｆ、＝９０Ｈ２であ
るものとする。

周波数比較回路３４には、上記の交番信号発生回路３０
の出力３２と、入力端子４と５に与えられた交番信号の
周波数加算信号１４とが与えられ各スロット毎に両者間
の周波数比較を行う。なお、加算信号１４は、１アドレ
ス周期を内では交番しない信号である。

正論理の入力周波数をｆ、＝３００Ｈ２％負論理の入力
周波数をｆＮ＝５０Ｈ２，本論理素子に入力を与える前
段の論理素子の異常時に発生する周波数をｆ　Ｋ　＝　
ＯＨＺとする。

ここで、周波数比較回路３４は、前述した特許明細書に
述べられたリング演算方式を採るものである。その動作
を説明する。

今、タイムスロット１．に着目する。高速（９６μｓ毎
）で次々に現われるタイムスロットを鬼のうち、ｆｌｏ
　＝　６２０１−（Ｚに相当する分周されたスロットで
のみ、信号３２が一１’　（正）となる。一方、もうひ
とつの入力１４は、入力４と５の和の周波数をもち、仮
に、これを２　ｆ　Ｐとすれば、全スロット１１のうち
、２ｆＰ−６００１（ｚに相当する分周されたスロット
でのみ信号１４が′１＃（正）となる。

これらの２つの入力パルス列３２と１４は、タイムスロ
ットｔＩ内で、一方のパルスによりアップカウント、他
方のパルスによりダウンカウントすることにより周波数
比較がなされ、両者の差が予定値になると、このタイム
スロットｔｌ内で出力信号３６を発生する。この例では
、信号３２が６２０）ＪＺＸＩｉ号１４が６００ｒ−１
２であるから、信号３２〉信号１４であり、周波数差の
攬分値が前記予定値に達したとき判定信号３６が、スロ
ツ）ｆｔ内で１１”となる。

前述したように、この演算は極めて高速であり、上記の
例でタイムスロットｔ！での判定信号３６が′１″にな
るのに数ｍ８しか要しない。

同様に、タイムスロットｔ２〜１４においても変曲信号
３２と１４とが比較されるが、その他方側の入力交番信
号１４は、上記タイムスロット１、内と同一周波数であ
る。これに対し、一方の入力交番１言号３２は、第１０
図に示すように、タイムスロツ）１１−、．１４毎に変
化する。夫々のタイムスロットでの周波数比較の結果は
、各スロット毎の判定信号３６によって識別される。

このようにして、周波数比較結果を現す判定信号３６を
得、その立下り、つまり１″から１０″への変化を、タ
イミング信号４６によって選択的に抽出し、ラッチ回路
６２をトリガする。このとき、入力端子４あるいは５へ
与えられる交番信号に、周波数ｆ　Ｋ　＝　ＯＨＺを含
んでいない場合には、タイムスロットｔ２または１４で
、判定信号３６は必ず１０″になる。それ以前のタイム
スロットまでは、判定信号３６はすべて１＃である。な
ぜなら、第２表における項洗１〜３では、２ｆＰ＝６０
０Ｈ２あるいはｊ　ｐ　＋　ｆ　Ｎ　＝　３５０　ＨＺ
であるから、基準周波数ｆ＋ｏ＝６２０Ｈ２とｆｅ＝３
３０Ｈ２の間にあり、スロットｔｔでは判定信号３６は
″１”であり、スロット１ｍでは判定信号３６は１０”
となる。また、第２表における項扁４では、２１Ｎ＝１
００Ｈｚであるから、基準周波数ｆｓ　＝１２０Ｈ２と
ｆ、＝９０Ｈｚとの間にあり、判定信号３６は、スロッ
トｔ３まで′１＃で、スロットｔ４で′０”となるはず
である。

従って、判定信号３６の立下りエツジトリガにより、ラ
ッチ回路６２にラッチされるデータ５８はぐ上記項屋１
〜３においては、タイムスロットｔ３にてデータｆ、で
あり、項４４においては、タイムスロットｔ４にてデー
タｆＮである。

まだ、タイムスロット１２．１４以外のタイムスロット
ｔ３で判定信号３６が立下ったとすれば、この周波数帯
域判定までに異常がある訳でおり、その場合にはデータ
ｆ−＋をラッチすることになる。

ラッチされたメモリ５４内のデータ列５８のうちのデー
タｆ、、ｆ、あるいはｆ、は、タイムスロットｔ、にお
いて、データ切換回路６０から交番信号発生回路３０へ
転送される。従って、交番信号発生回路３０は、タイム
スロッ）Ｌａに、周波数ｆ、（正論理）、周波数ｆ、（
負論理）あるいは周波数ｆｗ　（異常）の交番信号を、
前述同様の要領で発生する。論理出力回路６４は、タイ
ムスロツ）Ｉｇでのみ生ずるタイミング信号５０の助け
を借りて、上記周波数ｆ、、ｆＮあるいはｆｔの交番信
号を出力端子６へ送出するのである。

さて、入力交番信号の周波数の和、つまり交番信号１４
の周波数が、基準周波数１１゜を越えるあるいは越えた
と誤判定した場合や、基準周波数１７を下回るあるいは
下回ると誤判定した場合には、タイムスロソ）ｌｔ−ｆ
４間で判定１ｇ号３６は′０＃あるいは′１″の１まで
あって、立下りエッジトリガ１言号を生じない。従って
、データ列５８から、ラッチ回路６２にランチされるデ
ータもなく、タイムスロットｔｓにおいて交番信号発生
回路３０は交番信号を発生しない。

以上により、入力端子４．５に、周波数ｆ。

（正論理）、ｆ、（負論理）あるいはｆ、（異常）の交
番信号を受取り、同様に周波数が対応させられ九交番１
ざ号を出力端子６へ送出する周波数論理によるＯＲ素子
の機能が達成される。

この動作から明らかなように、入力端子４と５のうち少
なくとも一方に、正規周波数ｆ、、ｆ。

以外の異常周波数が入力された場合や、本論理素子内部
の周波数値の演算、判定および交番信号の発生動作に異
常が生じた場合にも、正規の出力周波数ｆ、、ｆ、を出
力する確率は極めて低く、フェイルセーフ性の高い論理
素子を提供できる。

更に、正常な周波数と判定する周波数帯域を狭めること
により、異常を検出する確率を高めることができ、一層
のフェイルセーフ性の向上を図ることも容易である。

以上は、第２表のＯＲ素子について述べたが、第２表の
その他の論理素子のすべてを、第９図に示すメモリ内の
データ列５６（基準周波数データあるいはデータ列５８
（出力真理値に対応する周波数データ）を書換えるだけ
で構成し得ることは容易に理解できる。

アンド素子として用いる場合には、第２表に基づき、周
波数帯域判定結果が２ｆＰである場合のみ、正論理周波
数ｆＰを出方し、その他の正常な入力の初合せでは負論
理周波数ｆ、を出力するようにすればよい。このため、
メモリ５４に記１ホさせるデータ列５６内の基準周波数
データのうち、ｆ＋ｏ＝６２０Ｈｚおよびｆ７＝９０Ｈ
ｚはそノｔまとし、ｆ　ｓ　＝　５８０　ＨＺ　Ｘｆ　
ｓ　＝　３６０　ＨＺに曹換えるだけでよい。

また、データ列５８のうち、タイムスロットｔ２と１４
のデータｆ、とｆ、を入換えれば、上記のＯＲおよびＡ
ＮＤ素子が、夫々ＮＯＲおよびＮＡＮＤ素子に転換でき
ることは、第２表から明らかである。

ＥＯＲ論理素子は従来の２値論理方式ではＡＮＤ。

ＯＲ，ＮＯＴの数個の２値論理素子を用いて構成する必
要があるが本発明によれば単一の論理素子でＦＯＲの論
理を実現できる。

すなわち信号１４の周波数がｆ　ｐ　十ｆＮの場合にの
みｆＰを出力し、２．７’Ｐ又は２　ｆ　Ｎの場合にｆ
Ｎを出力することがＦＯＲ論理素子の機能であるから、
第１１図の如く第１０図の例より更に周波数比較用タイ
ムスロットｔ５およびｔ６を増設し、例えば、ｆｌｏを
６２０Ｈ２Ｘｆｅ　’１５８０ＨｚＸｆｓを３７０Ｈｚ
Ｘｆｒを３４０Ｈｚ。

ｆｓを１１０ＨｚＸＪ’ｓを９０Ｉ（Ｚとし、ｆ、とｆ
、は先の実施例と同じく夫々３００Ｈｚ及び５０Ｈｚと
すれば良い。

第１１図（３）は入力が共にｊｐで一致している場合、
［Ｆ］）は入力が相異っている場合、（Ｑは入力が共に
ｆＮで一致している場合の動作を示したものである。

また、２アウト・オプ３の多数決回路は、第８図と第９
図の僅かの変更により実現できる。

まず、第８図の演算部７を第１２図に置換える。

すなわち、入力端子７０、サンプリング回路７２、その
クロック措号７４およびＥＯＲ７６を追加することによ
り、３人力の和の周波数をもつ交番信号１４を得る。

次に、第９図のメモリ内データ列５６の基準周波数デー
タｆ１ｏ−ｆ７を、ｆｒｏ＝　１００ＯＨｚ。

ｆｇ　　＝６２０１ＪＺＸ　ｆｓ　　＝４２０Ｈ１Ｘ　
、７’７　　＝１２０Ｈｚを表わすデータに書換える。

このようにすれば、３つの入力の和の周波数が、３ｆｐ
　＝９００Ｈｚ、２ｆｐ　＋ｆＮ＝６５０Ｈ２のとき、
出力真理値ｕ１”を表わす周（＆厳ｆ、の交番信号を出
力でき、ｊｐ　＋２ｆＮ＝４００Ｈ２または３ｆｓ＝１
５０Ｈｚのとき、出力真理値１０＃を表わす周波数ｆＮ
の交番信号を出力できる。その他の周波数と判定したと
きは°゛異常を表わす周波数ｆ、の交番信号（ｆΣ＝Ｏ
Ｈ２の場合は交番せず）を出力できる。

この結果は、３人力多数決回路すなわち２アウト・オブ
３の論理機能を発揮する。

さて、第８図〜第１０図の実施例においては、タイムス
ロットｔ６により、更に万全のフェイルセーフ性を図る
故障検知機能をもたせている。

すなわち、交番信号発生回路３０への入力データのすべ
てを、エラー検知回路６６がチェックしている。例えば
、各タイムスロット毎に、公知のパリティチェックや巡
回符号チェッチ等の手段で合理性チェックを行い、その
結果に応じて、タイムスロットｔ６における交番信号発
生回路３０の出力周波数を切換える。１アドレス周期を
内にエラーが全く無い場合は、可能な最大周波数の交番
信号を発生させ、一方、ひとつでもエラーを含むデータ
があった場合はＯＨ２に切換える。この最大周波数ｆ、
１．を、信号１４の正常な最大周波数２　ｆ　ｐより高
くしておくと、判定信号３６は、データにエラーがない
場合に“１″、エラーが有る場合は′０”となる。一方
、メモリ５４内には、データを第９図に示すように２通
り配置記憶している。メモリ５４は、そのアドレス信号
のひとつとして、判定信号３６を帰還しているので、こ
の判定信号３６が′１”のときと、０”のときとで、異
なるデータを読出すことができる。異なるデータが記憶
されているのは、タイムスロットｔ６のみであり、デー
タ列５８の内容は、判定信号３６が“１＃のときはエラ
ーをよむデータＥＤであり、一方、判定信号３６が′０
″のときはエラーのないデータＲＤとしておく。

このようにしておくことにより、故障がなければ、タイ
ムスロットｔ６内における判定信号３６は所定周波数以
上の交番信号となる。すなわち、タイムスロットｔ６で
、正常を表わす判定信号３６＝”１″′が出力されると
、次回のタイムスロットｔ６では、エラーを含むデータ
ＥＤが読出され、エラー検知回路６６と周波数比較回路
３４０機能により、判定信号３６は“０”となる。従っ
て、更に次のタイムスロットｔ６では、正常なデータＦ
ＩＤが読出され、同様にして判定信号３６はｌ＃に戻る
。以下これを繰返すので、判定ｊ信号３６は交番する。

但し、この説明は簡略化のため、周波数比較回路３４が
１回の演算スロット毎に、大小判定ができるものとして
説明したが、実際には、積分型の周波数比較であるため
腹数回のタイムスロツ）１ｇを経て周波数の大小判定が
行われる。従って、その交番周波数は、前述した１０Ｋ
Ｈ２の演算周波数より低い、所定値以上の周波数となる
。

このタイムスロット１ｍにおける交番信号３６は、この
スロットｔ６でのみ発生するタイミング信号５２の助け
を借りて、故障検知出力回路６８から、出力端子１７へ
送出される。

出力端子１７へ送出される交番信号は、論理素子内の回
路が正常に動作している限υ継続し、通常の論理処理に
使用している交番信号発生回路３０や周波数比較回路３
４等並びにエラー検知回路６６のうちいずれに故障が生
じても交番を停止する。従って、外部から、この交番信
号を監視すれば、いかなる異常の発生をも知ることがで
きる。

以上の実施例に述べた様なＡＮＤ、ＯＲ，ＮＯＴ。

ＮＡＮＤ、Ｎ０ｆｔ、ＥＯＲ等の論理素子により本発明
の論理方式を適用した任意の論理設計を従来の２値論理
回路と同じ手法で行うことができる。

各種のフリップフロップ、レジスタ、タイマー、カウン
タ等は基本的な論理素子の組合せであるからやはり２値
論理と同様にこの様な論理素子を作ることができる。

又、本実施例では従来の２値論理に対応した論理素子の
説明を行ったが、論理値数を適当に選ぶことができる為
、３値３．島理以上の多値論理回路をも容易に実現でき
るのである。

なお本発明の論理方式に用いる論理素子の内部の回路方
式は実施例に述べた方式に限らず、マイクロプロセッサ
によるものやその他の周波数の弁別、発生を行う任意の
回路方式を用いることができ、例えば、帯域判定部の後
に周波数値の演算部をもって来るなどの変形も可能であ
る。

（発明の効果） 本発明によれば、入力真理値の夫々に対して異なる周波
数をもつ交番信号を入力し、この入力周波数値が予定の
基準周波数帯にあるか否かに応じて出力すべき真理値を
判定し、該当する出力真理値に対応した周波数をもつ交
番信号を出力するようにすることｅこより、それ自体は
フェイルアウトな半導体素子等を用いても高度のフェイ
ルセーフ性を実現し、小形＠量化が容易なフェイルセー
フ論理方式を提供することができる。

【図面の簡単な説明】

第１図は本発明による論理信号の一例を従来の論理１言
号と対比して示す図、第２図〜第４図は本発明による周
波数帯域判定の夫々異なる判定例を示す図、第５図は本
発明の一実施例論理方式のブロック図、第６図は同じく
他の実施例のブロック図、第７図は更に油の実施例のブ
ロック図、第８図は第７図の実施例を具体化したブロッ
ク図、第９図は第８図のメモリの記憶データを示す図、
第１０図は第８図をＯＲ素子として用いた場合の動作状
況を表わすタイムチャート、第１１図は第８図をＥＯＲ
素子として用いた場合の動作状況を表わすタイムチャー
ト、第１２図は第８図を多数決回路として用いるだめの
演算部の置換例を示すブロック図である。 ２．１２．１３・・・論理素子、４，５．７０・・・入
力端子、６・・・出力端子、７・・・演算部、８・・・
帯域判定第１ｍ ゛だ′　　　　θ”　　　　”／−

Claims (1)

1. 【特許請求の範囲】 １、少なくとも２つの入力真理値の夫々に対して異なる
   周波数をもつ交番信号を少なくとも１つ入力し、この入
   力周波数値が予定の基準周波数帯にあるか否かに応じて
   異なる出力真理値に対応した周波数をもつ交番信号を出
   力する論理方式。 ２、特許請求の範囲第１項において、上記入力周波数の
   周波数判定により、入力真理値と反対の出力真理値に対
   応した周波数をもつ交番信号を出力する反転論理方式。 ３、少なくとも２つの入力真理値の夫々に対して異なる
   周波数をもつ交番信号を少なくとも２つ入力し、これら
   の入力周波数値間で所定の演算を行い、演算結果が予定
   の基準周波数帯にあるか否かに応じて異なる出力真理値
   に対応した周波数をもつ交番信号を出力する論理方式。 ４、特許請求の範囲第３項において、上記入力真理値に
   対応する周波数帯と、出力真理値に対応する周波数帯を
   同一とした論理方式。 ５、特許請求の範囲第３項において、上記所定の演算は
   加算である論理方式。 ６、特許請求の範囲第３項において、上記入力真理値に
   対応した周波数は、上記演算結果の周波数が上記入力真
   理値のいずれかに対応した周波数と重複しない周波数帯
   に選定してなる論理方式。 ７、％許請求の範囲第３項において、上記入力交番信号
   を交番信号のまま直接演算Ｌ、複数の基準交番信号との
   比較によシ周波数の帯域判定を行う論理方式。 ８、特許請求の範囲第７項において、上記帯域判定は、
   共通の周波数比較部を時分割により共用して夫々の基準
   周波数との比較を行う論理方式。 ９、少なくとも２つの入力真理値の夫々に対して異なる
   周波数をもつ交番信号を少なくとも３つ以上入力し、こ
   れらの周波数値間で所定の演算を行い、演算結果によシ
   同一の入力真理値に対応する入力交番信号が所定数以上
   あるか否かに応じて異なる出力真理値に対応する周波数
   をもつ交番信号を出力する多数決論理方式。