JPS59117395A - 端末処理装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は複数の負荷を制御、監視する端末処理装置に係
り、特に自動車等内の多亘通情による集約配線システム
に用いるのに好適な端本処理装置に関する。

〔従来技術〕

たとえば自動車には％＋血クランプモータ等の′眠気ｆ
装置、および各種センサ等が多数配置され、その数は、
自動車のエレクトロニクス化にともないますます増大し
ている。このため、電気装置への制御信号、センサから
の１５号青金伝送するための配線は非常に複雑で膨大な
ものであり、大きな問題となっている。これヲ屏決する
方法として、−不の１５号線で多数の１ａ号を伝送する
多重伝送方式による配縁の闇路化が従業されている。こ
のような配線システムの中で重要なのは、多Ｎ信号伝送
路の損傷、断線等の異常状態を償却し、適切に対処する
手段金有しているかどうかである。というのは、多重伝
送方式では一本の信号臆で複数の信号全伝送しているた
め、断線等による影響が複数個の負荷におよび誤動作の
原因になる倶れがあるからである。

したがって、自動車の果約配線システムにおける端本処
理装置としては、多点信号伝送線路の異常を慣出し、負
荷の動作を安全状態に決定するためのフェイルセーフ手
段を有していることが望ましくなる。このようなフェイ
ルセーフ手段を有する自動車内多重信号伝送システムは
たとえば特開昭５５−１０５４９０号公報にて知られて
いる。この公報に記載されている多重（ｉ５号伝送シス
テムでハ、アドレスコードとコマンドコードのチェック
を行なうベリファイ回路が所定の期間内にベリファイ信
号全出力しなかった場合に、フェイルセーフモードに移
行するようになってお９、前記所定の期間は抵抗とキャ
パシタで構成される光放電回路の時定数で決められてい
る。フェイルセーフモード時の負荷の制御はフェイルセ
ーフ信号により、各負荷毎に負荷のスイッチをオンある
いはオフすることによって行なっている。オンにするか
あるいはオフにするかはダイオードおよびトランジスタ
間の接続を変更することで可能にしている。

しかしながら、このような多重信号伝送システムは、タ
イマに抵抗とキャパシタを用いていること、およびダイ
オード−およびトランジスタ間の接続の変更などＩＣの
集積化を困難にしている安累が多々あり、また、抵抗お
よびキャパシタの経時変化あるいはばらつきのためタイ
マの積度が悪く、倶頼性に乏しいという問題があった。

〔発明の目的〕

本発明の目的は、このような事情に基づいてなされたも
のであり、多重信号伝送路の異常に対し迅速に反応し、
負荷装置の！１４動作を防止し、負荷装置の動作を確央
に決定づけ、多重信号伝送路の異常とその他の異常とを
容易に区別でき、しかも乗積化に適した端末処理装置を
提供するにある。

〔発明の概要〕

このような目的を達成するために、本発明はフェイルセ
ーフ手段において、制御の流れ金定めるシーケンスカウ
ンタにより前記中央処理装置からの送信信号の一定周期
金定めたものである。

〔発明の実施例〕

第１図は不発明による端末処理装置の一実施例を示す概
略構成図である。同図において、中大処理装ｆｉｌｌが
あシ、この中央処、ｔ！Ｉｌ装置１は多重信号伝送線ｗ
！Ｉ２ｉ介して複数の端末処理装置２１ないし２８と信
号の送受偏乞行なっている。端末処理、＃直２１ないし
２８のそれぞれにはアドレスが割シ当てられておシ、か
つ自動車内の各部に分散して配置され、前記中央処理装
置１の信号にょシ負′ｆｉ２１１ないし２８８を制御し
、また各負荷２１１ないし２１８の監視信号を中央処理
装置１に伝送するようになっている。ここで、監視信号
の＠記中央処理装置１への伝送は、端末処理装置２１な
いし２８が前記中央処理装［１からの信号を受信しない
限シ行なわれないようになっている。また、各端末処理
装置２１ないし２８は設定された所定時間内に必ず中央
処理装置１からアクセスされるようになっている。した
がって、多重伝送線路２に断線号の異常が生じた場合、
端末処理装置２１ないし２８が中央処理装置１から送信
された信号を監視することによｐ多重伝送線路２の異常
を検出できるようになっている。

第２図は前記端末処理装置２１ないし２８の一実施例を
示した回路ブロック図である。同図において、各端末処
理装置に割シ当てられたアドレスはアドレス端子３７１
ないし３７４に与えられ、アドレスデコーダ３７でデコ
ードされ、その出力は入出力ゲート回路３４′ヲ制御し
、入出力端子３０１ないし３１４の中で端子３０１がら
アドレスの示す数の端子を出力端子とし残シの端子を入
力端子とするようになっている。前記中央処理装置１か
らの信号は多重伝送線路２を通シ、端末処理装置の端子
２０を経て、端末処理装置全体の動作を決定する制御回
路３２、および信号の送受信を行なう信号伝送回路３３
に送られるようになっている。前記制御回路３２は、シ
ーケンスカウンタ３２１、同期回路３２２、およびシー
ケンスデ”−ダ３２３にｊつて構成されている。前記シ
ーケンスカウンタ３２１はクロック発振器４ｏにより端
末処理装置の基本クロメノをカウントしており、前記シ
ーケンスデコーダ３２３は前記シーケンスカウンタ３２
１の値によ＃）制御信号全出力するようになっている。

同期回路３２２は端末処理装置が受・旧した信号に同期
してシーケンスカウンタ３２１＝ｉ７リセツトさせるよ
うになっている。

第３図（ａ）、　（ｂ）は制御のシーケンスを示す図で
ある。同図（ａ）は端末処理装置が送受信する１Ｈ号の
波形全示し、同図（ｂ）は同図（ａ）に対するシーケン
スカウンタ３２１の状態を示している。受信モードにお
いて１６号全受信すると、シーケンスカウンタ３２１は
プリセットされ、一定の位置から制御が始まるようにな
っている。

前記信号伝送回路３３はシフトレジスタ３６との間に信
号のやりとりが行なわれるようになっており、また、シ
フトレジスタ３６と入出力回路３５との間に信号のやシ
と＃）が行なわれるようになっている。さらに、入出力
回路３５と入出力ゲート回路３４との間に信号のやシと
シが行なわれるようになっている。

端子２０に送信された信号は、制御回Ｗ１３２および信
号伝送回路３３に送られるとともに、多重伝送ｉｌｌ路
２の異常を検出する７工イルセーフ回路５０にも人力さ
れるようになっておシ、フェイルセーフモード時に入出
力回路３５を制御し負荷の動作を決定するようになって
いる。なお、図中６０はリセット端子で７エイルセーフ
モードの解除等に用いられるようになっている。

第４図は前記７工イルセー７回路５０の構成図であり、
同図において、入出力回路３５會構成している７リツプ
７０ツブ３５１ないし３６４があｐｌこれら谷７リツプ
フロツブ３５１ないし３６４はそれぞｎセット端子およ
びリセット端子が備えられたものである。端子２０から
の信号は、タイマ用カウンタ５０２のリセット端子に接
続され、このタイマ用カウンタ５０２はイネーブル端子
およびキャリーアウト端子が備えられたものである。

端末処理装置にはｈカ述したようにシーケンシャル制御
のためのシーケンスカウンタ３２１を具備しており、こ
のシーケンスカウンタ３２１とＭｉｌ記タイマ用カウン
タ５０２とがカスケード接続されている。すなわち、タ
イマ用カウンタ５０２のクロック端子が端末処理装置の
クロック発振器４０と接続され、イネーブル端子が前記
シーケンスカウンタ３２１のキャリーアウト端子と接続
されてい条。このようにした場合、端末処理装置は予め
設定された時間以内に必らず中夫処理装［１からアクセ
スをれるようになっていることから、この時間内にアク
セスされない場合、タイマ用カウンタ５０２はハイレベ
ルをキャリーアウト端子に出力するようになっている。

したがって、前記キャリーアウト端子は前記フリップフ
ロップ３５１ないし３６４の各リセット端子に接続され
ていることから、正常時、端末処理装置がアクセスされ
る度に、タイマ用カウンタ５０２はリセットされ出力が
ハイレベルとなることはない。異常時にはタイマ用カウ
ンタ５０２にリセットがかからないため、所定時間後に
タイマ用カウンタ５０２のキャリーアウトはハイレベル
になυ、フリップフロッグ３５１ないし３６４をクリア
するようになる。

第６図は前記フェイルセーフ回ｗ！Ｉ５０の他の実施例
を示す回路図である。この実施例はフェイルセーフモー
ド時の負荷の動作の決定に端末処理装置に割９付けられ
たアドレス全利用したものであり、アドレスが偶数（奇
数）の場合にはハイレベルに、奇数（偶数）の場合には
ローレベルにしたものである。アドレスの偶奇は第２図
におけるアドレス端子３７１〜３７４の最下位ピッ）４
子のレベルがハイかローであるかを判定すれば容易に確
認することができる。第６図において、アドレスが偶数
の場合、ＡＮＤゲート５０３の谷入力はそれぞれタイマ
用カウンタ５０２の出力“１”とアドレス最下位ビット
端子３７１の値”ｏＨのインバータ出力″′１”である
ことから、ＡＮＤゲート５０３の出力は１′となる。一
方、ＡＮＤゲ−１５０４への各人力はそれぞれ１”と′
０″であるから出力は′０″′となる。このため、７リ
ツツフロノプ３５１ないし３６４の各リセット端子ハロ
ーレベル、各セット端子はハイレベルドナ９、負荷の匍
」＃１号はすべてハイレベルとなる。

″また、アドレスが奇数の場合、アドレス最下位ピット
端子３７１は′１＃であるから、ＡＮＤゲ−）５０３の
Ｉｆｊ力は′０”、ＡＮＤゲート５ｏ４の出力は１１″
′となり、フリップフロップ３５１ないし３６４の各リ
セット端子がハイレベル、各セット端子がローレベルと
なって負荷信号はクリヤされる。このようにした場合、
第４１図に示す災施νりでは制御信号をクリアしては好
ましくない負荷全接続することはできない欠点を解消す
ることができる。

第６図ｒｉさらに前記７工イルセーフ回＃！ｒ５０の他
の実施例を示す回路図である。端末処理装置に割り付け
られたアドレスは、入出力端子３４１ないし３５４のう
ちで出、力端子として用いられる数と一致しており、出
力端子となる入出力端子３４１〜はフリップフロップ３
５１の扱うデータはアドレスが０の場合を除き負荷の制
御信号である。それ故、７リツプフロツグ３５１０１ビ
ツトを７エイルセーフフラグとして用いることができる
。同図において、フェイルセーフフラグの設定をフリッ
プフロップ３５１のリセット端子、セント端子を残ｐの
フリップフロップ３５２ないし３６４のリセット端子、
セント端子とを逆に接続して実現しているものである。

このようなフェイルセーフフラグの設定により、連私考
および修理者が７エイルセーフモードであることを認識
でき、多重信号伝送線路の異常を発見することができる
。

第ｎｕは本発明による端末処理装置の他の実施？ｌＪ’
に示すブロック図である。第２図と同符号のものは同機
曲金有する回路を示している。第１図において、中央処
理装置から送られてくる信号は、アドレス情＠ヲ有して
おり、アドレスチェック回路７０により、端末処理装置
に割り付けられているアドレスと比軟され、一致した場
合にのみ端末処理ｉｔは動作するようになっている。フ
ェイルセーフ回路５０を構成しているタイマ用カウンタ
５０のリセット信号としてアドレス回路７０の出力信号
を用いている。各端末処理装置は一定時間以内に中央処
理装置からアクセスされるので、正常時にはタイマ用カ
ウンタ５０はリセットされ、フェイルセーフモードには
ならないようになっている。このようにすれば、タイマ
用カウンタ５０のリセット信号は端末処理装置内のロジ
ックから取られているため、ノイズによる誤動作をなく
すことができるという効果をもたらすことができる。

〔発明の効果〕

以上述べたように不発明による端末処理装置によれば、
多重１３号伝送路の異常に対し迅速に反応し、負荷装置
の誤動作を防止でき、負荷装置の動作を確実に決定づけ
、多重信号伝送路の異常とその他の異常と全容易に区別
でき、しかも実績化に通したものを得ることができる。

【図面の簡単な説明】

纂１図は本発明による端末処理装置の一実施例を示す概
略構成図、第２図は前記端末処理装置の一実施例を示し
た回路ブロック図、第３図は前記端末処理装置の制御シ
ーケンスの一実施しリ金示す図、第ζ図は前記端末処理
装置のフェイルセーフ回路の一実施例を示したｉＨ回路
ブロック図、第５図および第６７図はそれぞれ前記フェ
イルセーフ回路の他実施例を示した回路ブロック図、第
７図は前記端末処理回路の他の実施例を示した回路ブロ
ック図である。 １・・・中央処理装置、２・・・多重信号伝送路、２１
〜２８・・・端末処理装置、３２・・・制御回路、３３
・・・信号伝送回路、３４・・・大田カゲート回路、３
５・・・入出力回路、３６・・・シフトレジスタ、３７
・・・アドレスデコーダ、４０・・・クロック発生器、
２１１〜２８８・・・ｊＮｆＴ　、３５１〜３６４　・
”フリップフロップ、５０・・・タイマ用カウンタ、７
０・・・アドレスチェック回１１．３２１・・・シーケ
ンスカウンタ、３２２・・・同期側ｔｓ、ａｚ３・・・
シーケンスデコーダ。 第４　目 竿！目 ５６８− 第６　図 ） 、３７／

Claims (1)

【特許請求の範囲】
1. １゜監視信号の判断処理および制御信号の発生の機能を
   有する中央処理装置との間で情報又換し、複数個の負荷
   の制御、監視を行なうアドレス付の端本処理装置におい
   て、前記中央処理装置から一定の周期で込偏される信号
   全チェックし１．！ｉ悟号状態を検出することによシ偏
   号伝送線路の異常状態を発見するフェイルセーフ手段を
   設け、このフェイルセーフ手段は制御の流れを定めるシ
   ーケンスカウンタにより前記一定の周期を決定させてい
   ることを特徴とする端本処理装置。