JPH05344103A - 回線監視方式 - Google Patents
回線監視方式Info
- Publication number
- JPH05344103A JPH05344103A JP14782892A JP14782892A JPH05344103A JP H05344103 A JPH05344103 A JP H05344103A JP 14782892 A JP14782892 A JP 14782892A JP 14782892 A JP14782892 A JP 14782892A JP H05344103 A JPH05344103 A JP H05344103A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- timing signal
- signal
- output
- selection circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Detection And Prevention Of Errors In Transmission (AREA)
- Monitoring And Testing Of Transmission In General (AREA)
Abstract
(57)【要約】
【目的】 ２つのデータの位相が一致している場合と異
なる場合に、現用系のデータに影響を及ぼすことなく、
現用、予備の両系の回線を常時監視する。 【構成】 第１データ２０７と第２データ２０８を第７
選択回路２１及び第８選択回路２２に入力し、そのいず
れか一方を出力信号２１０及び出力信号２１１として出
力する。比較データ２０９と出力信号２１０を第１比較
回路２４に入力し、第１比較回路２４から比較結果であ
る出力信号３０１を出力し、比較データ２０９と出力信
号２１１を第２比較回路２５に入力し、第２比較回路２
５から比較結果である出力信号３０２を出力する。出力
信号２１０と出力信号２１１を第９選択回路２３に入力
し、そのいずれか一方を出力信号３０４として出力し、
出力信号３０４と比較データ２０９を第３比較回路２６
に入力し、第３比較回路２６から比較結果である出力信
号３０３を出力する。
なる場合に、現用系のデータに影響を及ぼすことなく、
現用、予備の両系の回線を常時監視する。 【構成】 第１データ２０７と第２データ２０８を第７
選択回路２１及び第８選択回路２２に入力し、そのいず
れか一方を出力信号２１０及び出力信号２１１として出
力する。比較データ２０９と出力信号２１０を第１比較
回路２４に入力し、第１比較回路２４から比較結果であ
る出力信号３０１を出力し、比較データ２０９と出力信
号２１１を第２比較回路２５に入力し、第２比較回路２
５から比較結果である出力信号３０２を出力する。出力
信号２１０と出力信号２１１を第９選択回路２３に入力
し、そのいずれか一方を出力信号３０４として出力し、
出力信号３０４と比較データ２０９を第３比較回路２６
に入力し、第３比較回路２６から比較結果である出力信
号３０３を出力する。
Description
【０００１】
【産業上の利用分野】本発明は、切替構成を持つ回線の
故障を監視する方法に関し、特に、データの空き領域を
利用して、監視用データを挿入検出して、信号の切替を
行う回線監視方式に関する。
故障を監視する方法に関し、特に、データの空き領域を
利用して、監視用データを挿入検出して、信号の切替を
行う回線監視方式に関する。
【０００２】
【従来の技術】従来の回線監視方式は、図６に示すよう
に、第１タイミング信号４０３と第２タイミング信号４
０４を入力し、選択信号４０５によって一方を出力する
第２選択回路３２と、第２選択回路３２から出力された
出力信号４０６を入力し、第３タイミング信号４０７と
第４タイミング信号４０８を出力するタイミング信号発
生回路３４と、選択信号４０５と第３タイミング信号４
０７を入力し、第４タイミング信号４０８によって一方
を出力する第３選択回路３３と、第１データ４０１と第
２データ４０２を入力し、第３選択回路３３から出力さ
れた出力信号４０９によって一方を出力する第１選択回
路３１と、第１選択回路３１から出力された出力信号５
０１と比較データ４１０を入力し、第４タイミング信号
４０８によって比較した結果を出力信号５０２として出
力する比較回路３５を備えている。
に、第１タイミング信号４０３と第２タイミング信号４
０４を入力し、選択信号４０５によって一方を出力する
第２選択回路３２と、第２選択回路３２から出力された
出力信号４０６を入力し、第３タイミング信号４０７と
第４タイミング信号４０８を出力するタイミング信号発
生回路３４と、選択信号４０５と第３タイミング信号４
０７を入力し、第４タイミング信号４０８によって一方
を出力する第３選択回路３３と、第１データ４０１と第
２データ４０２を入力し、第３選択回路３３から出力さ
れた出力信号４０９によって一方を出力する第１選択回
路３１と、第１選択回路３１から出力された出力信号５
０１と比較データ４１０を入力し、第４タイミング信号
４０８によって比較した結果を出力信号５０２として出
力する比較回路３５を備えている。
【０００３】第１選択回路３１は、第３選択回路３３か
ら出力された出力信号４０９が論理レベル０のとき、第
１データ４０１を出力し、第３選択回路３３から出力さ
れた出力信号４０９が論理レベル１のとき、第２データ
４０２を出力する。第２選択回路３２及び第３選択回路
３３も同様の動作をする。タイミング信号発生回路３４
は、第１選択回路３１から出力された出力信号５０１に
対して、一定の周期で論理レベル０，１を反転する第３
タイミング信号４０７と、監視用データが挿入されてい
る位置を論理レベル１で示す第４タイミング信号４０８
を、第２選択回路３２から出力された出力信号４０６か
ら作成し、出力する。比較回路３５は、第４タイミング
信号４０８が論理レベル１のとき、第１選択回路３１か
ら出力された出力信号５０１と比較データ４１０を比較
し、一致のときは論理レベル０を、不一致のときは１を
出力信号５０２として出力する。
ら出力された出力信号４０９が論理レベル０のとき、第
１データ４０１を出力し、第３選択回路３３から出力さ
れた出力信号４０９が論理レベル１のとき、第２データ
４０２を出力する。第２選択回路３２及び第３選択回路
３３も同様の動作をする。タイミング信号発生回路３４
は、第１選択回路３１から出力された出力信号５０１に
対して、一定の周期で論理レベル０，１を反転する第３
タイミング信号４０７と、監視用データが挿入されてい
る位置を論理レベル１で示す第４タイミング信号４０８
を、第２選択回路３２から出力された出力信号４０６か
ら作成し、出力する。比較回路３５は、第４タイミング
信号４０８が論理レベル１のとき、第１選択回路３１か
ら出力された出力信号５０１と比較データ４１０を比較
し、一致のときは論理レベル０を、不一致のときは１を
出力信号５０２として出力する。
【０００４】第１データ４０１及び第２データ４０２
は、空き領域に監視用のデータとして比較データ４１０
と同じデータＰを挿入している。第１タイミング信号４
０３と第２タイミング信号４０４は、それぞれ、第１デ
ータ４０１と第２データ４０２のタイミングを論理レベ
ル１で示す。選択信号４０５は、第１データ４０１と第
２データ４０２の切替タイミングを示す。
は、空き領域に監視用のデータとして比較データ４１０
と同じデータＰを挿入している。第１タイミング信号４
０３と第２タイミング信号４０４は、それぞれ、第１デ
ータ４０１と第２データ４０２のタイミングを論理レベ
ル１で示す。選択信号４０５は、第１データ４０１と第
２データ４０２の切替タイミングを示す。
【０００５】この従来の回線監視方式は、第１データ４
０１及び第２データ４０２の位相が一致していることを
前提条件としている。この場合の一例のタイムチャート
を図７に示す。第１データ４０１と第２データ４０２は
同じタイミングであるので、監視用データが挿入されて
いる位置で第１選択回路３１を切り替え、比較回路３５
で比較することにより、第１選択回路３１から出力され
た出力信号５０１へのデータの出力には影響なしに、常
時、第１データ４０１が入力される第１選択回路３１の
一方の入力端、第１選択回路３１、及び、第１選択回路
３１の出力端から成る回線、第２データ４０２が入力さ
れる第１選択回路３１の他方の入力端、第１選択回路３
１、及び、第１選択回路３１の出力端から成る回線を監
視することができた。
０１及び第２データ４０２の位相が一致していることを
前提条件としている。この場合の一例のタイムチャート
を図７に示す。第１データ４０１と第２データ４０２は
同じタイミングであるので、監視用データが挿入されて
いる位置で第１選択回路３１を切り替え、比較回路３５
で比較することにより、第１選択回路３１から出力され
た出力信号５０１へのデータの出力には影響なしに、常
時、第１データ４０１が入力される第１選択回路３１の
一方の入力端、第１選択回路３１、及び、第１選択回路
３１の出力端から成る回線、第２データ４０２が入力さ
れる第１選択回路３１の他方の入力端、第１選択回路３
１、及び、第１選択回路３１の出力端から成る回線を監
視することができた。
【０００６】
【発明が解決しようとする課題】この従来の回線監視方
式では、２つの入力データの位相が一致していることを
前提条件としているため、位相が異なる２つのデータに
対しては、図８のタイムチャートに示すように、第１デ
ータ４０１が入力される第１選択回路３１の一方の入力
端、第１選択回路３１、及び、第１選択回路３１の出力
端から成る回線、第２データ４０２が入力される第１選
択回路３１の他方の入力端、第１選択回路３１、及び、
第１選択回路３１の出力端から成る回線の両方を常時監
視することができないばかりか、第１選択回路３１から
出力された出力信号５０１にも影響を及ぼしてしまうと
いう問題点があった。
式では、２つの入力データの位相が一致していることを
前提条件としているため、位相が異なる２つのデータに
対しては、図８のタイムチャートに示すように、第１デ
ータ４０１が入力される第１選択回路３１の一方の入力
端、第１選択回路３１、及び、第１選択回路３１の出力
端から成る回線、第２データ４０２が入力される第１選
択回路３１の他方の入力端、第１選択回路３１、及び、
第１選択回路３１の出力端から成る回線の両方を常時監
視することができないばかりか、第１選択回路３１から
出力された出力信号５０１にも影響を及ぼしてしまうと
いう問題点があった。
【０００７】本発明の目的は、２つのデータの位相が一
致している場合はもちろんのこと、位相が異なる場合に
も、現用系のデータに影響を及ぼすことなく、現用、予
備の両系の回線を常時監視することにある。
致している場合はもちろんのこと、位相が異なる場合に
も、現用系のデータに影響を及ぼすことなく、現用、予
備の両系の回線を常時監視することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、第１タイミング信号を入力し、第３タイ
ミング信号、第４タイミング信号、及び、第５タイミン
グ信号を出力する第１タイミング信号発生回路と、第２
タイミング信号を入力し、第６タイミング信号、第７タ
イミング信号、及び、第８タイミング信号を出力する第
２タイミング信号発生回路と、第１タイミング信号発生
回路の第３タイミング信号と第２タイミング信号発生回
路の第７タイミング信号を入力し選択信号によって一方
を出力する第１選択回路と、第１タイミング信号発生回
路の第４タイミング信号と第２タイミング信号発生回路
の第６タイミング信号を入力し選択信号によって一方を
出力する第２選択回路路と、第１タイミング信号発生回
路の第３タイミング信号と第２タイミング信号発生回路
の第６タイミング信号を入力し選択信号によって一方を
出力する第３選択回路と、第１タイミング信号発生回路
の第３タイミング信号と第２タイミング信号発生回路の
第８タイミング信号を入力し第１論理積を出力する第１
ＡＮＤ回路と、第１タイミング信号発生回路の第４タイ
ミング信号と第２タイミング信号発生回路の第６タイミ
ング信号を入力し第２論理積を出力る第２ＡＮＤ回路
と、第１タイミング信号発生回路の第４タイミング信号
と第２タイミング信号発生回路の第８タイミング信号を
入力し第３論理積を出力する第３ＡＮＤ回路と、第１タ
イミング信号発生回路の第５タイミング信号と第２タイ
ミング信号発生回路の第７タイミング信号を入力し第４
論理積を出力する第４ＡＮＤ回路と、第１ＡＮＤ回路の
第１論理積と第２ＡＮＤ回路の第２論理積を入力し選択
信号によって一方を出力信号として出力する第４選択回
路と、第３ＡＮＤ回路の第３論理積と第４ＡＮＤ回路の
第４論理積を入力し選択信号によって一方を出力信号と
して出力する第５選択回路と、第１タイミング信号発生
回路の第５タイミング信号と第２タイミング発生回路の
第８タイミング信号を入力し選択信号によって一方を出
力信号として出力する第６選択回路と、位相が一致して
いるか又は異なる第１データと第２データを入力し第１
選択回路の出力信号によって一方を出力信号として出力
する第７選択回路と、位相が一致している第１データと
第２データを入力し第２選択回路の出力信号によって一
方を出力信号として出力する第８選択回路と、第７選択
回路の出力信号と比較データを入力し第４選択回路の出
力信号によって比較結果を出力信号として出力する第１
比較回路と、第８選択回路の出力信号と比較データを入
力し第５選択回路の出力信号によって比較結果を出力信
号として出力する第２比較回路と、第７選択回路の出力
信号と第８選択回路の出力信号を入力し第３選択回路の
出力信号によって一方を出力信号として出力する第９選
択回路と、第９選択回路の出力信号と比較データを入力
し第６選択回路の出力信号によって比較結果を出力信号
として出力する第３比較回路とを設けたものである。
に、本発明は、第１タイミング信号を入力し、第３タイ
ミング信号、第４タイミング信号、及び、第５タイミン
グ信号を出力する第１タイミング信号発生回路と、第２
タイミング信号を入力し、第６タイミング信号、第７タ
イミング信号、及び、第８タイミング信号を出力する第
２タイミング信号発生回路と、第１タイミング信号発生
回路の第３タイミング信号と第２タイミング信号発生回
路の第７タイミング信号を入力し選択信号によって一方
を出力する第１選択回路と、第１タイミング信号発生回
路の第４タイミング信号と第２タイミング信号発生回路
の第６タイミング信号を入力し選択信号によって一方を
出力する第２選択回路路と、第１タイミング信号発生回
路の第３タイミング信号と第２タイミング信号発生回路
の第６タイミング信号を入力し選択信号によって一方を
出力する第３選択回路と、第１タイミング信号発生回路
の第３タイミング信号と第２タイミング信号発生回路の
第８タイミング信号を入力し第１論理積を出力する第１
ＡＮＤ回路と、第１タイミング信号発生回路の第４タイ
ミング信号と第２タイミング信号発生回路の第６タイミ
ング信号を入力し第２論理積を出力る第２ＡＮＤ回路
と、第１タイミング信号発生回路の第４タイミング信号
と第２タイミング信号発生回路の第８タイミング信号を
入力し第３論理積を出力する第３ＡＮＤ回路と、第１タ
イミング信号発生回路の第５タイミング信号と第２タイ
ミング信号発生回路の第７タイミング信号を入力し第４
論理積を出力する第４ＡＮＤ回路と、第１ＡＮＤ回路の
第１論理積と第２ＡＮＤ回路の第２論理積を入力し選択
信号によって一方を出力信号として出力する第４選択回
路と、第３ＡＮＤ回路の第３論理積と第４ＡＮＤ回路の
第４論理積を入力し選択信号によって一方を出力信号と
して出力する第５選択回路と、第１タイミング信号発生
回路の第５タイミング信号と第２タイミング発生回路の
第８タイミング信号を入力し選択信号によって一方を出
力信号として出力する第６選択回路と、位相が一致して
いるか又は異なる第１データと第２データを入力し第１
選択回路の出力信号によって一方を出力信号として出力
する第７選択回路と、位相が一致している第１データと
第２データを入力し第２選択回路の出力信号によって一
方を出力信号として出力する第８選択回路と、第７選択
回路の出力信号と比較データを入力し第４選択回路の出
力信号によって比較結果を出力信号として出力する第１
比較回路と、第８選択回路の出力信号と比較データを入
力し第５選択回路の出力信号によって比較結果を出力信
号として出力する第２比較回路と、第７選択回路の出力
信号と第８選択回路の出力信号を入力し第３選択回路の
出力信号によって一方を出力信号として出力する第９選
択回路と、第９選択回路の出力信号と比較データを入力
し第６選択回路の出力信号によって比較結果を出力信号
として出力する第３比較回路とを設けたものである。
【０００９】
【実施例】次に、本発明について、図面を参照して説明
する。
する。
【００１０】図１は、本発明の一実施例の一部のブロッ
ク図であり、図２は、本発明の一実施例の残りの部分の
ブロック図である。図１及び図２において、第１タイミ
ング信号１０１を第１タイミング信号発生回路１に加え
ると、第１タイミング信号発生回路１から第３タイミン
グ信号１０４、第４タイミング信号１０５、及び、第５
タイミング信号１０６が出力され、第２タイミング信号
１０２を第２タイミング信号発生回路２に加えると、第
２タイミング信号発生回路２から第６タイミング信号１
０７、第７タイミング信号１０８、及び、第８タイミン
グ信号１０９が出力される。第１タイミング信号発生回
路１から出力された第３タイミング信号１０４と第２タ
イミング信号発生回路２から出力された第７タイミング
信号１０８を第１選択回路３に入力し、選択信号１０３
を第１選択回路３に加えることにより、第１選択回路３
から、第３タイミング信号１０４及び第７タイミング信
号１０８のうち、一方を出力信号２０１として出力し、
第１タイミング信号発生回路１から出力された第４タイ
ミング信号１０５と第２タイミング信号発生回路２から
出力された第６タイミング信号１０７を第２選択回路４
に入力し、選択信号１０３を第２選択回路４に加えるこ
とにより、第２選択回路４から、第４タイミング信号１
０５及び第６タイミング信号１０７のうち、一方を出力
信号２０２として出力し、第１タイミング信号発生回路
１から出力された第３タイミング信号１０４と第２タイ
ミング信号発生回路２から出力された第６タイミング信
号１０７を第３選択回路５に入力し、選択信号１０３を
第３選択回路５に加えることにより、第３選択回路５か
ら、第３タイミング信号１０４及び第６タイミング信号
１０７のうち、一方を出力信号２０３として出力する。
第１タイミング信号発生回路１から出力された第３タイ
ミング信号１０４と第２タイミング信号発生回路２から
出力された第８タイミング信号１０９を第１ＡＮＤ回路
９に入力し、第１ＡＮＤ回路９から第１論理積１１０を
出力し、第１タイミング信号発生回路１から出力された
第５タイミング信号１０６と第２タイミング信号発生回
路２から出力された第６タイミング信号１０７を第２Ａ
ＮＤ回路１０に入力し、第２ＡＮＤ回路１０から第２論
理積１１１を出力し、第１タイミング信号発生回路１か
ら出力された第４タイミング信号１０５と第２タイミン
グ信号発生回路２から出力された第８タイミング信号１
０９を第３ＡＮＤ回路１１に入力し、第３ＡＮＤ回路１
１から第３論理積１１２を出力し、第１タイミング信号
発生回路１から出力された第５タイミング信号１０６と
第２タイミング信号発生回路２から出力された第７タイ
ミング信号１０８を第４ＡＮＤ回路１２に入力し、第４
ＡＮＤ回路１２から第４論理積１１３を出力する。第１
ＡＮＤ回路９の出力である第１論理積１１０と第２ＡＮ
Ｄ回路１０の出力である第２論理積１１１を第４選択回
路６に入力し、選択信号１０３を第４選択回路６に加え
ることにより、第４選択回路６から、第１論理積１１０
及び第２論理積１１１のうち、一方を出力信号２０４と
して出力し、第３ＡＮＤ回路１１の出力である第３論理
積１１２と第４ＡＮＤ回路１２の出力である第４論理積
１１３を第５選択回路７に入力し、選択信号１０３を第
５選択回路７に加えることにより、第５選択回路７か
ら、第３論理積１１２及び第４論理積１１３のうち、一
方を出力信号２０５として出力し、第１タイミング信号
発生回路１から出力された第５タイミング信号１０６と
第２タイミング信号発生回路２から出力された第８タイ
ミング信号１０９を第６選択回路８に入力し、選択信号
１０３を第６選択回路８に加えることにより、第６選択
回路８から、第５タイミング信号１０６及び第８タイミ
ング信号１０９のうち、一方を出力信号２０６として出
力する。第１データ２０７と第２データ２０８を第７選
択回路２１に入力し、第１選択回路３の出力信号２０１
を第７選択回路２１に加えることにより、第７選択回路
２１から、第１データ２０７及び第２データ２０８のう
ち、一方を出力信号２１０として出力し、第１データ２
０７と第２データ２０８を第８選択回路２２に入力し、
第２選択回路４の出力信号２０２を第８選択回路２２に
加えることにより、第８選択回路２２から、第１データ
２０７及び第２データ２０８のうち、一方を出力信号２
１１として出力する。比較データ２０９と第７選択回路
２１の出力信号２１０を第１比較回路２４に入力し、第
４選択回路６の出力信号２０４を第１比較回路２４に加
えることにより、第１比較回路２４から比較結果である
出力信号３０１を出力し、比較データ２０９と第８選択
回路２２の出力信号２１１を第２比較回路２５に入力
し、第５選択回路７の信号２０５を第２比較回路２５に
加えることにより、第２比較回路２５から比較結果であ
る出力信号３０２を出力する。第７選択回路２１の出力
信号２１０と第８選択回路２２の出力信号２１１を第９
選択回路２３に入力し、第３選択回路５の出力信号２０
３を第９選択回路２３に加えることにより、第９選択回
路２３から、第７選択回路２１の出力信号２１０及び第
８選択回路２２の出力信号２１１のうち、一方を出力信
号３０４として出力する。第９選択回路２３の出力信号
３０４と比較データ２０９を第３比較回路２６に入力
し、第６選択回路８の出力信号２０６を第３比較回路２
６に加えることにより、第３比較回路２６から比較結果
である出力信号３０３を出力する。
ク図であり、図２は、本発明の一実施例の残りの部分の
ブロック図である。図１及び図２において、第１タイミ
ング信号１０１を第１タイミング信号発生回路１に加え
ると、第１タイミング信号発生回路１から第３タイミン
グ信号１０４、第４タイミング信号１０５、及び、第５
タイミング信号１０６が出力され、第２タイミング信号
１０２を第２タイミング信号発生回路２に加えると、第
２タイミング信号発生回路２から第６タイミング信号１
０７、第７タイミング信号１０８、及び、第８タイミン
グ信号１０９が出力される。第１タイミング信号発生回
路１から出力された第３タイミング信号１０４と第２タ
イミング信号発生回路２から出力された第７タイミング
信号１０８を第１選択回路３に入力し、選択信号１０３
を第１選択回路３に加えることにより、第１選択回路３
から、第３タイミング信号１０４及び第７タイミング信
号１０８のうち、一方を出力信号２０１として出力し、
第１タイミング信号発生回路１から出力された第４タイ
ミング信号１０５と第２タイミング信号発生回路２から
出力された第６タイミング信号１０７を第２選択回路４
に入力し、選択信号１０３を第２選択回路４に加えるこ
とにより、第２選択回路４から、第４タイミング信号１
０５及び第６タイミング信号１０７のうち、一方を出力
信号２０２として出力し、第１タイミング信号発生回路
１から出力された第３タイミング信号１０４と第２タイ
ミング信号発生回路２から出力された第６タイミング信
号１０７を第３選択回路５に入力し、選択信号１０３を
第３選択回路５に加えることにより、第３選択回路５か
ら、第３タイミング信号１０４及び第６タイミング信号
１０７のうち、一方を出力信号２０３として出力する。
第１タイミング信号発生回路１から出力された第３タイ
ミング信号１０４と第２タイミング信号発生回路２から
出力された第８タイミング信号１０９を第１ＡＮＤ回路
９に入力し、第１ＡＮＤ回路９から第１論理積１１０を
出力し、第１タイミング信号発生回路１から出力された
第５タイミング信号１０６と第２タイミング信号発生回
路２から出力された第６タイミング信号１０７を第２Ａ
ＮＤ回路１０に入力し、第２ＡＮＤ回路１０から第２論
理積１１１を出力し、第１タイミング信号発生回路１か
ら出力された第４タイミング信号１０５と第２タイミン
グ信号発生回路２から出力された第８タイミング信号１
０９を第３ＡＮＤ回路１１に入力し、第３ＡＮＤ回路１
１から第３論理積１１２を出力し、第１タイミング信号
発生回路１から出力された第５タイミング信号１０６と
第２タイミング信号発生回路２から出力された第７タイ
ミング信号１０８を第４ＡＮＤ回路１２に入力し、第４
ＡＮＤ回路１２から第４論理積１１３を出力する。第１
ＡＮＤ回路９の出力である第１論理積１１０と第２ＡＮ
Ｄ回路１０の出力である第２論理積１１１を第４選択回
路６に入力し、選択信号１０３を第４選択回路６に加え
ることにより、第４選択回路６から、第１論理積１１０
及び第２論理積１１１のうち、一方を出力信号２０４と
して出力し、第３ＡＮＤ回路１１の出力である第３論理
積１１２と第４ＡＮＤ回路１２の出力である第４論理積
１１３を第５選択回路７に入力し、選択信号１０３を第
５選択回路７に加えることにより、第５選択回路７か
ら、第３論理積１１２及び第４論理積１１３のうち、一
方を出力信号２０５として出力し、第１タイミング信号
発生回路１から出力された第５タイミング信号１０６と
第２タイミング信号発生回路２から出力された第８タイ
ミング信号１０９を第６選択回路８に入力し、選択信号
１０３を第６選択回路８に加えることにより、第６選択
回路８から、第５タイミング信号１０６及び第８タイミ
ング信号１０９のうち、一方を出力信号２０６として出
力する。第１データ２０７と第２データ２０８を第７選
択回路２１に入力し、第１選択回路３の出力信号２０１
を第７選択回路２１に加えることにより、第７選択回路
２１から、第１データ２０７及び第２データ２０８のう
ち、一方を出力信号２１０として出力し、第１データ２
０７と第２データ２０８を第８選択回路２２に入力し、
第２選択回路４の出力信号２０２を第８選択回路２２に
加えることにより、第８選択回路２２から、第１データ
２０７及び第２データ２０８のうち、一方を出力信号２
１１として出力する。比較データ２０９と第７選択回路
２１の出力信号２１０を第１比較回路２４に入力し、第
４選択回路６の出力信号２０４を第１比較回路２４に加
えることにより、第１比較回路２４から比較結果である
出力信号３０１を出力し、比較データ２０９と第８選択
回路２２の出力信号２１１を第２比較回路２５に入力
し、第５選択回路７の信号２０５を第２比較回路２５に
加えることにより、第２比較回路２５から比較結果であ
る出力信号３０２を出力する。第７選択回路２１の出力
信号２１０と第８選択回路２２の出力信号２１１を第９
選択回路２３に入力し、第３選択回路５の出力信号２０
３を第９選択回路２３に加えることにより、第９選択回
路２３から、第７選択回路２１の出力信号２１０及び第
８選択回路２２の出力信号２１１のうち、一方を出力信
号３０４として出力する。第９選択回路２３の出力信号
３０４と比較データ２０９を第３比較回路２６に入力
し、第６選択回路８の出力信号２０６を第３比較回路２
６に加えることにより、第３比較回路２６から比較結果
である出力信号３０３を出力する。
【００１１】第１データ２０７と第２データ２０８の位
相が異なる場合の一例のタイムチャートを図３、図４、
及び、図５に示す。このタイムチャートからわかるよう
に、本実施例では、第１データ２０７と第２データ２０
８の位相が一致している場合はもちろんのこと、異なる
場合にも、第９選択回路２３の出力信号３０４に影響を
及ぼすことなく、第１データ２０７が入力される第７選
択回路２１の一方の入力端、第７選択回路２１、第７選
択回路２１の出力端、第９選択回路２３の一方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線、第１データ２０７が入力される第８選
択回路２２の一方の入力端、第８選択回路２２、第８選
択回路２２の出力端、第９選択回路２３の他方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線、第２データ２０８が入力される第７選
択回路２１の他方の入力端、第７選択回路２１、第７選
択回路２１の出力端、第９選択回路２３の一方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線、第２データ２０８が入力される第８選
択回路２２の他方の入力端、第８選択回路２２、第８選
択回路２２の出力端、第９選択回路２３の他方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線を常時監視することができる。
相が異なる場合の一例のタイムチャートを図３、図４、
及び、図５に示す。このタイムチャートからわかるよう
に、本実施例では、第１データ２０７と第２データ２０
８の位相が一致している場合はもちろんのこと、異なる
場合にも、第９選択回路２３の出力信号３０４に影響を
及ぼすことなく、第１データ２０７が入力される第７選
択回路２１の一方の入力端、第７選択回路２１、第７選
択回路２１の出力端、第９選択回路２３の一方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線、第１データ２０７が入力される第８選
択回路２２の一方の入力端、第８選択回路２２、第８選
択回路２２の出力端、第９選択回路２３の他方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線、第２データ２０８が入力される第７選
択回路２１の他方の入力端、第７選択回路２１、第７選
択回路２１の出力端、第９選択回路２３の一方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線、第２データ２０８が入力される第８選
択回路２２の他方の入力端、第８選択回路２２、第８選
択回路２２の出力端、第９選択回路２３の他方の入力
端、第９選択回路２３、及び、第９選択回路２３の出力
端から成る回線を常時監視することができる。
【００１２】
【発明の効果】以上説明したように、本発明は、２つの
データ回線を監視するために、常時、両方のデータに対
するタイミング信号を作成し、それらを複数の選択回路
で周期的に切り替えながら、２つのデータに挿入されて
いる監視用データを独立に監視するので、２つのデータ
の位相が一致している場合はもちろんのこと、位相が異
なる場合にも、現用系のデータに影響を及ぼすことな
く、現用、予備の両系の回線を常時監視することができ
るという効果が得られる。
データ回線を監視するために、常時、両方のデータに対
するタイミング信号を作成し、それらを複数の選択回路
で周期的に切り替えながら、２つのデータに挿入されて
いる監視用データを独立に監視するので、２つのデータ
の位相が一致している場合はもちろんのこと、位相が異
なる場合にも、現用系のデータに影響を及ぼすことな
く、現用、予備の両系の回線を常時監視することができ
るという効果が得られる。
【図１】本発明の一実施例の一部のブロック図である。
【図２】本発明の一実施例の残りのブロック図である。
【図３】本発明の一実施例のタイムチャートの一部を示
す図である。
す図である。
【図４】本発明の一実施例のタイムチャートの残りの一
部を示す図である。
部を示す図である。
【図５】本発明の一実施例のタイムチャートの残りの部
分を示す図である。
分を示す図である。
【図６】従来の回線監視方式のブロック図である。
【図７】従来の回線監視方式のタイムチャートの一例を
示す図である。
示す図である。
【図８】従来の回線監視方式のタイムチャートの他の例
を示す図である。
を示す図である。
１ 第１タイミング信号発生回路 ２ 第２タイミング信号発生回路 ３ 第１選択回路 ４ 第２選択回路 ５ 第３選択回路 ６ 第４選択回路 ７ 第５選択回路 ８ 第６選択回路 ９ 第１ＡＮＤ回路 １０ 第２ＡＮＤ回路 １１ 第３ＡＮＤ回路 １２ 第４ＡＮＤ回路 ２１ 第７選択回路 ２２ 第８選択回路 ２３ 第９選択回路 ２４ 第１比較回路 ２５ 第２比較回路 ２６ 第３比較回路 １０１ 第１タイミング信号 １０２ 第２タイミング信号 １０３ 選択信号 １０４ 第３タイミング信号 １０５ 第４タイミング信号 １０６ 第５タイミング信号 １０７ 第６タイミング信号 １０８ 第７タイミング信号 １０９ 第８タイミング信号 １１０ 第１論理積 １１１ 第２論理積 １１２ 第３論理積 １１３ 第４論理積 ２０１，２０２，２０３，２０４，２０５，２０６，３
０１，３０２，３０３，３０４ 出力信号 ２０７ 第１データ ２０８ 第２データ ２０９ 比較データ
０１，３０２，３０３，３０４ 出力信号 ２０７ 第１データ ２０８ 第２データ ２０９ 比較データ
Claims (2)
- 【請求項１】第１タイミング信号を入力し、第３タイミ
ング信号、第４タイミング信号、及び、第５タイミング
信号を出力する第１タイミング信号発生回路と、第２タ
イミング信号を入力し、第６タイミング信号、第７タイ
ミング信号、及び、第８タイミング信号を出力する第２
タイミング信号発生回路と、第１タイミング信号発生回
路の第３タイミング信号と第２タイミング信号発生回路
の第７タイミング信号を入力し選択信号によって一方を
出力する第１選択回路と、第１タイミング信号発生回路
の第４タイミング信号と第２タイミング信号発生回路の
第６タイミング信号を入力し選択信号によって一方を出
力する第２選択回路と、第１タイミング信号発生回路の
第３タイミング信号と第２タイミング信号発生回路の第
６タイミング信号を入力し選択信号によって一方を出力
する第３選択回路と、第１タイミング信号発生回路の第
３タイミング信号と第２タイミング信号発生回路の第８
タイミング信号を入力し第１論理積を出力する第１ＡＮ
Ｄ回路と、第１タイミング信号発生回路の第５タイミン
グ信号と第２タイミング信号発生回路の第６タイミング
信号を入力し第２論理積を出力する第２ＡＮＤ回路と、
第１タイミング信号発生回路の第４タイミング信号と第
２タイミング信号発生回路の第８タイミング信号を入力
し第３論理積を出力する第３ＡＮＤ回路と、第１タイミ
ング信号発生回路の第５タイミング信号と第２タイミン
グ信号発生回路の第７タイミング信号を入力し第４論理
積を出力する第４ＡＮＤ回路と、第１ＡＮＤ回路の第１
論理積と第２ＡＮＤ回路の第２論理積を入力し選択信号
によって一方を出力信号として出力する第４選択回路
と、第３ＡＮＤ回路の第３論理積と第４ＡＮＤ回路の第
４論理積を入力し選択信号によって一方を出力信号とし
て出力する第５選択回路と、第１タイミング発生回路の
第５タイミング信号と第２タイミング発生回路の第８タ
イミング信号を入力し選択信号によって一方を出力信号
として出力する第６選択回路と、位相が一致している第
１データと第２データを入力し第１選択回路の出力信号
によって一方を出力信号として出力する第７選択回路
と、位相が一致している第１データと第２データを入力
し第２選択回路の出力信号によって一方を出力信号とし
て出力する第８選択回路と、第７選択回路の出力信号と
比較データを入力し第４選択回路の出力信号によって比
較結果を出力信号として出力する第１比較回路と、第８
選択回路の出力信号と比較データを入力し第５選択回路
の出力信号によって比較結果を出力信号として出力する
第２比較回路と、第７選択回路の出力信号と第８選択回
路の出力信号を入力し第３選択回路の出力信号によって
一方を出力信号として出力する第９選択回路と、第９選
択回路の出力信号と比較データを入力し第６選択回路の
出力信号によって比較結果を出力信号として出力する第
３比較回路とを設けたことを特徴とする回線監視方式。 - 【請求項２】第１データの位相と第２データの位相を異
ならせた請求項１記載の回線監視方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14782892A JPH05344103A (ja) | 1992-06-09 | 1992-06-09 | 回線監視方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP14782892A JPH05344103A (ja) | 1992-06-09 | 1992-06-09 | 回線監視方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05344103A true JPH05344103A (ja) | 1993-12-24 |
Family
ID=15439161
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP14782892A Pending JPH05344103A (ja) | 1992-06-09 | 1992-06-09 | 回線監視方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05344103A (ja) |
-
1992
- 1992-06-09 JP JP14782892A patent/JPH05344103A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100430609B1 (ko) | 클록 신호로부터의 펄스 신호 생성 회로 | |
| JPH0682146B2 (ja) | スキヤンパス方式の論理集積回路 | |
| US5903508A (en) | Input buffer of memory device for reducing current consumption in standby mode | |
| JPS61141022A (ja) | キ−ボ−ド・インタ−フエ−ス回路の試験装置 | |
| JPH05344103A (ja) | 回線監視方式 | |
| US3652988A (en) | Logical system detectable of fault of any logical element therein | |
| KR970705271A (ko) | 차동 버스를 통한 데이타 전송을 위한 시스템(System for the fail-safe transmission of data via a differential bus) | |
| US6378078B1 (en) | Semiconductor integrated circuit supervising an illicit address operation | |
| US4741005A (en) | Counter circuit having flip-flops for synchronizing carry signals between stages | |
| JP3141472B2 (ja) | 切替制御方式 | |
| US4562507A (en) | Protective relay | |
| EP0766392B1 (en) | Edge detection circuit with improved detection reliability | |
| US6201422B1 (en) | State machine, semiconductor device and electronic equipment | |
| JP2725706B2 (ja) | 装置内監視システム | |
| JP2001228215A (ja) | 集積回路の信号モニタ装置 | |
| JPS62122434A (ja) | フレ−ム信号同期検出回路 | |
| KR0132148B1 (ko) | 부가통신시스템의 기본 클럭 발생 및 수신을 위한 장치와 그 방법 | |
| JPS638823A (ja) | 連続デ−タ検出回路 | |
| KR100494646B1 (ko) | 반도체 메모리 소자의 어드레스 천이 검출기 | |
| JPH0556022A (ja) | 伝送路切替回路 | |
| JPH0541643A (ja) | クロツク障害検出方式 | |
| JPH0728239B2 (ja) | 切替回路 | |
| KR19980074436A (ko) | 클럭 신호 발생 장치 테스트 회로 | |
| JPH0520219A (ja) | 入出力制御装置 | |
| JPH07321851A (ja) | 入力断検出回路およびこれを備えた信号出力装置 |