JPS5928383A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5928383A
JPS5928383A JP13903282A JP13903282A JPS5928383A JP S5928383 A JPS5928383 A JP S5928383A JP 13903282 A JP13903282 A JP 13903282A JP 13903282 A JP13903282 A JP 13903282A JP S5928383 A JPS5928383 A JP S5928383A
Authority
JP
Japan
Prior art keywords
layer
composition
thickness
electron gas
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP13903282A
Other languages
English (en)
Inventor
Hisatsune Watanabe
渡辺　久恒
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Corp
Original Assignee
NEC Corp
Nippon Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Corp, Nippon Electric Co Ltd filed Critical NEC Corp
Priority to JP13903282A priority Critical patent/JPS5928383A/ja
Publication of JPS5928383A publication Critical patent/JPS5928383A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/778—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface
    • H01L29/7786—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT
    • H01L29/7787—Field effect transistors with two-dimensional charge carrier gas channel, e.g. HEMT ; with two-dimensional charge-carrier layer formed at a heterojunction interface with direct single heterostructure, i.e. with wide bandgap layer formed on top of active layer, e.g. direct single heterostructure MIS-like HEMT with wide bandgap charge-carrier supplying layer, e.g. direct single heterostructure MODFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/20—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds
    • H01L29/201—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys
    • H01L29/205—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only AIIIBV compounds including two or more compounds, e.g. alloys in different semiconductor regions, e.g. heterojunctions

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 に誘起された２次元電子ガスをゲート電極電位で制御す
る電界効果トランジスタに関する。
近年、モジュレーションドーブの名で呼ばれる新しいド
ーピング方法による高移動度２次元電子ガスをチャネル
キャリアとする高速の電界効果トランジスタ（以下ＦＥ
Ｔと記す）の開発が盛んでちる。電子親和力に差がある
半導体へゾロ界面において、電子親和力の小さい方の半
導体層中に、不純物準位が該へテロ界面の伝導帯不連続
エネルギーより小さい不純物をドナーとしてドーピング
し、これより放出される自由電子をヘテロ界面の電子親
和力の大きい半導体層側に供給し２次元電子ガスとして
チャネルキャリアとする。この２次元電子ガスを通常の
ショットキー電極形ＦＥＴと同様に、ゲート電極の電位
によって制御しソースドレイン電流を増減させる。ゲー
ト電極直下の２次元電子ガスのチャネル部分は極めて電
界が高く２次元電子ガスの速度は飽和速度に達している
かそれに近い速度で走行している。ソース側では飽和速
度にはないが移動度が大きい程飽和速度に達しやすい。
従来のモジュレーションドープ構造のショットキー型Ｆ
ＥＴは、ＧａＡＪＩＡｓ／ＧａＡｓ系において実現して
いるがへテロバリヤの高さはたかだか０．３ｅＶ程度で
ある。ゲート直下の高電界チャネル部では飽和速度に達
しているとすればエネルギー的には伝導帯の底から０．
３５ｅＶ程度高い状態にある。従って電子の一部はへテ
ロバリヤを越えＣＩＡＭ、λ８　層側に散乱される。Ｇ
ａｌｌＡＢ層での電子の移動度はＧａ１Ａ８合金である
ことの他との層にはドナー不純物がドープされているこ
ともあって極めて低い。このオーバーフローのためにＦ
　Ｅ　Ｔ動作時には期待される程の高速動作が困難でお
る。
このような問題を避ける一つとしてｓ　　Ｇ　ａ　Ａ　
Ｉｔ　Ａ　ｓ系の場合ならＡｆｉ組成ｘｆ増加しヘテロ
バリヤの高さを大きくとる方法がある。Ｑ　ａ　Ａ　８
層が２次元電子ガスの走行領域となっている場合には、
Ｇ−ａＡｓ固有のバンド構造の性質から電子のエネルギ
ーが０．３６ｅＶ以上になると有効質量が太きく移動度
の小さい次の伝導帯に遷移する。従って、ヘテロ接合界
面のへテロバリヤは０．３６　ｅｖ以上にとりても意味
がないようであるが、加速された電子は一時的には散乱
される前に０．３６ｅＶ以上る事は必要かことである。
しかしながら、従来のへテロバリヤの値は０．２５〜０
．３０ｅＶ程度としており、これ以上大きくできなかっ
た。これは、一つにはＧ　ａ　Ａ　ｆｌＡ　９結晶成長
においてＡｆｉ組成比を大きくすると成長時の雰囲気中
の残留酸素ガスの取込みが大きく高抵抗結晶となるか、
あるいは深いトラップの濃度の高い結晶が成長しやすく
、高品質のものが得にくいという理由のためである。も
う一つの理由としては、Ａρ組成比が大きいＧａＡ、Ｌ
Ａｓ層はＩＩ組成比の増大とともに酸化速度が大きくな
りＧａＡｆｉＡｓ表面の露出部分の劣化が大きいことが
挙げられる。
このような問題のために２次元電子ガスの存在する半導
体層の電子親和力を充分大きくかつ２次元電子ガスのマ
ザードナーが存在する半導体層の′亀′子親和力は出来
るだけ小さく、すなわちヘテロバリヤを出来るだけ大き
くする半導体層の組合わせをもった半導体装置を作るこ
とが難しいという欠点があった。
本発明の目的は、上記欠点を除去し、モジュレーシロン
ドープＦＥＴＫ要求される結晶特性ｔ−満たすヘテロ構
造を有する半導体装ａｔ提供することにある。
本発明の半導体装置は、電子親和力の差を有するヘテロ
界面に誘起された２次元電子ガスをゲート電極電位によ
りて制御する電界効果型の半導体装置において、該２次
元電子ガスの存在する半導体と接する半導体の電子親和
力をゲート電極の方向に向って階段状あるいは単調傾斜
で増大させたことｆ、特徴として構成される。
本発明を図面を用いて説明する。
図は電子親和力差を有するヘテロ界面を利用する電界効
果トランジスタ用結晶のＡｆｉ組成比と電子親和力の分
布を示す曲線図である。
深さｄ。の位［までＧ　ａ　１−　ｘ　Ａ　Ｒｘ　Ａ　
８層、ａ。
から下がＱａＡｓ層で、２次元電子ガスはｄｏから深さ
Ｗの極めて薄い層（〜１００Ａ程度）Ｋ存在しそのマザ
ードナーはＱａｚＡｌｌ−ＸＡ”層にある。Ａｉ組組成
が深さに対して一定である（ａ）で示したものが従来の
ものである。通常Ｘ。’ｉ　０．３以下にとシ、ヘテロ
バリヤの高さｋｌ：　０．２５〜０．３０ｅＶとなって
いる。（ｂｌ　、　（Ｃ１及び（ｄｌで示したものが本
発明のものである。（１）ｌはヘデロ昇面からグー　ｌ
・電極に向ってｘ）ｘｇの組成一定の第１の層がありこ
れに続いてＸ＜Ｘｏの組成一定の第２の層があり電子親
和力はゲート電極に向って階段状に増加している場合を
示す。（ｏｌは（ｔ）ｌ上りへテロ界面での電子親和力
が小さい層が第１の層であり順次１ｒＬ子親和力を大き
くした多段階段状の場合を示す。
（ｄｌはＡｆｔ組成組成階段状に変化せずＪいＲ１，１
傾斜曲線とし電子親和力を単調増加とした場合を、示す
。本発明の（ｂｌ　、　（ｃｌ　、　（ｄ）いずれの場
合も深さｄ。のベテロ昇面でのＡｎ組成比Ｘは従来の値
Ｘ。より大きくとっであることが重要である。具体的に
はｘ＝０．３５以上が望ましい。このよりなＸが大きい
１ｉのエピタキシャル成長は前述のように困難が生じる
が、２次元電子ガスのＧａＡｆｉＡｓ　Ｍ側への散乱を
抑制するに充分な厚さだけとする。通常この厚さは１０
０＾程度あれば充分なのでこの厚さ紮超える部分ではＡ
ｆｆｉ組成比組成減少させても２次元電子ガスの散乱に
は殆んど効かない。空気中や薬品処理後での安定性（耐
酸化性）が良いのはＡρ組成比がｘ　＝　０．２５ある
いはこれ以下のときであるから２次元電子ガスのＧＩＬ
ｌｌＡ８ｒＦ４中への侵入防止の役目の高Ａ４組成層以
外の部分の又は出来るだけ小さい方が良い。しかし高Ａ
４組成層中にはドヲ°−不純物をドープせずスペーサと
しての役割も持たせる場合はこの層の隣のＧａＡｕＡｌ
１層の、１組成を適当な値とする必要がある。すなわち
、この低Ａｕ組成層のＡｆｉ組成組成、この層にドープ
したドナーがマザードナーとして作用するのに必要な値
以上でなければならない。例えば、ドナーとしてＳｉを
選ぶと、ｘ＝０．３のときＳｔのイオン化エネルギーは
０．１８Ｖ程度であり、ＱａＡｓ伝導帯の底よυまだ０
．２６Ｖ程度高エネルギーの位置にあるからＧｈｈＳＭ
中に形成させる２次元電子ガスのマザードナーとして作
用する。従って、低Ａｕ組成層のＡ１組成は０゜３前後
のものが良い。
但しマザードナー形成のための層が必要な厚さ確保され
ればこの次に来る層のＡ１組成は零でも良い。このよう
な場合を図の（Ｃ′）に示した。
−、テロ界面の極く近傍のＧａＡｌＡ８層には首通ドナ
ーを全くドープしない。この厚さを図に■）で示したが
、Ｄの厚さと上述の高Ａ４組成層のｊＩ７さとを一致さ
せても良い。オた階段状と曲線とを接続させた組成変化
の方法も何ら問題はない。
ヘテロ界面の平坦性は２次元電子ガスの散乱に影響を及
ばず。理想的には原子層レベルの平坦性が望ましい。結
晶成長技術上の困難もあって混晶ヘテ【Ｊ界面の高急峻
性の実現は困難であるが、分子線エピタキシ技術を用い
ると原子層レベルの制御が可能と言われている。しかし
ながら、たとえ原子層レベルの膜厚制御が可能であって
も混晶の組成は面内および厚さ方向に銃創的（本り（的
）ゆらぎが存在するから結果としては原子層レベルでの
組成制御は不可能である。このような問題を克服するた
めにはＧａＡｆｉＡｇ混晶の代わりにＡＱＡｓ層を用い
れば良い。この場合、混晶でないので組成上のゆらぎが
全くなく、文字通り原子層レベルの制御が可能となるが
このような場合、本発明は１階に有利である。ＧａＡ８
ｆ＠と接する部分はＡρ−Ａ８層とし、この層をある一
定厚さに保った後ａ−ａＡＮＡｓ層としてｊ式次１１組
成を減少させる。
このようにすればＡｊ、組成が大きいことによる前述の
トラブルを避けることができる。
次に、実施例について説明する。
実施例　１ 図のｆＣｌに示すＡ１組成変化を有するエピタキシャル
層を分子線エピタキシ装ｆを用いて形成した。
最高Ａ１組成比の層（２次元１１子ガス存在層はノンド
ープＧａＡｓ層とした）はＡｆＡｓ屑で、厚さは４０大
、不純物は全くドープしない。この層の次にＡｆ１組成
０．５５の層を５００＾成長させ、この層にＳｉｆ：、
約２Ｘ１０　　ｃｍ　　ドープした。次に、Ａｆｉ組成
が０，３のノンドープのＧａＡｌＡ３層を約２００λ（
ノンドープ）の厚さに、続いてノンドープのＧａ、Ａｓ
層ｆ：、２００にの厚さに成長させた。このウェハをも
とにゲート長１．２μｍ（ケート幅３００／’ｍ）、ソ
ース・ドレインｒｌＪ１距Ｆｆ１３μｍのプレーナ型Ｍ
ＦＪＳＦＥＴを形成し、良好な室温高周波特性（ＩＯＧ
ＨｚでＮ　Ｉ”　＝　１．９　ｄｌ３）を得た。
実施例　２ 図の（ｄｌに示すＡｆｔｆｔ組成変化金石エビタ・入−
シャシＷ＃をＭＯＣＶＤ　（有機金ハ法気相成長）法を
用いて形成した。ノンドープＧａＡＦＩ７１ｉ高抵抗層
）の上に、まずＡ１組成Ｘ＝０．７でノンドープのＧａ
ＡｆｉＡｓ　Ｍ（高抵抗層）の成Ｒ’ｃ開始し、はぼ３
次関数の分布でＡｆｉ組成１順次減少込せた。
ヘテロ界面から厚さ約１５０＾成長した所でｓｉミド−
ピング開始し、最終的にＸミ０．３となるまで全体で厚
さ約１０００＾成長を続けた。このウェハの液体窒素温
度での移動度は５２．０００　ｃｒｄ／’ｄ・就であっ
た。実施例１と同一構造のＭ　Ｅ　Ｓ　Ｆ　Ｅ　Ｔｔｌ
−製作した所間等の良好な高周波特性が得られた。
上記実施例はＧａＡｆｉＡｓについて行ったものでろる
が、本発明はこれに限定されず、２次元ｔｌ。
子ガスを制御する型の半導体装置であれば半導体物質の
種類を問わずに適用できるものである。例えば、ＧａＡ
ｌＡｓの代りにＩｎＧａＡｉＰなどの４元半導体結晶に
も適用できる。また、２次元筒、子ガス存在層にＩｎ。
、ｓ　ｔＧａｏ、ａ　ｇＡ１３層を用いるときは、これ
に接する層にｉｎＰ、ＩｔｌＡυＡ８あるいはＩｎＧａ
ＡｓＰ　などを用いることができる。
更に寸た、同一物質の組成変化ばかりでなく、Ｇ−ａＡ
ＮＡｓ　とＩｎＧａＡｐ、Ｐ　との共存というように複
数の異なる物質を組合わせることも可能である。
以上詳細に説明したように、本発明によれば、モジュレ
ーシロンドーブＦＥＴＫ要求される結晶特性を満たすヘ
テロ構造の半導体装置が得られるのでその効果は大きい
。
【図面の簡単な説明】
図は電子親和力差を有するー・ゾロ界面全利用すみ電界
効果トランジスタ用結晶のＡ１組成比と電子親和力の分
布金示す曲線図でわる。 ｄθ

Claims (1)

    【特許請求の範囲】
  1. 電子親和力の差を有するヘテロ界面にｉｔ起された２次
    元電子ガスをゲート電極電位によって制御する電界効果
    型の半導体装置において、該２次元電子ガスの存在する
    半導体層と接する半導体層の電子親和力をゲート電極の
    方向に向って階段状あるいは単調傾斜で増大させたこと
    を特徴とする半導体装置。
JP13903282A 1982-08-10 1982-08-10 半導体装置 Pending JPS5928383A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP13903282A JPS5928383A (ja) 1982-08-10 1982-08-10 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP13903282A JPS5928383A (ja) 1982-08-10 1982-08-10 半導体装置

Publications (1)

Publication Number Publication Date
JPS5928383A true JPS5928383A (ja) 1984-02-15

Family

ID=15235867

Family Applications (1)

Application Number Title Priority Date Filing Date
JP13903282A Pending JPS5928383A (ja) 1982-08-10 1982-08-10 半導体装置

Country Status (1)

Country Link
JP (1) JPS5928383A (ja)

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210879A (ja) * 1984-04-03 1985-10-23 Nec Corp 電界効果トランジスタ
JPS6147681A (ja) * 1984-07-31 1986-03-08 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 可変禁制帯デバイス
JPS61156888A (ja) * 1984-12-28 1986-07-16 Nec Corp 半導体装置
JPS62144365A (ja) * 1985-12-18 1987-06-27 Nec Corp 積層構造
US4740822A (en) * 1984-04-19 1988-04-26 Nec Corporation Field effect device maintaining a high speed operation in a high voltage operation
JPS63196079A (ja) * 1987-02-06 1988-08-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヘテロ接合ｆｅｔ
JPS6490565A (en) * 1987-10-01 1989-04-07 Mitsubishi Electric Corp Field-effect transistor
JPH01187878A (ja) * 1988-01-21 1989-07-27 Mitsubishi Electric Corp 二次元ヘテロ接合素子
US4942437A (en) * 1986-04-22 1990-07-17 International Business Machines Corporation Electron tuned quantum well device
JPH06188271A (ja) * 1992-12-17 1994-07-08 Nec Corp 電界効果トランジスタ
JP2005191449A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60210879A (ja) * 1984-04-03 1985-10-23 Nec Corp 電界効果トランジスタ
US4866490A (en) * 1984-04-19 1989-09-12 Nec Corporation Field effect device maintaining a high speed operation in a high voltage operation
US4740822A (en) * 1984-04-19 1988-04-26 Nec Corporation Field effect device maintaining a high speed operation in a high voltage operation
JPS6147681A (ja) * 1984-07-31 1986-03-08 アメリカン　テレフォン　アンド　テレグラフ　カムパニー 可変禁制帯デバイス
JPS61156888A (ja) * 1984-12-28 1986-07-16 Nec Corp 半導体装置
JPS62144365A (ja) * 1985-12-18 1987-06-27 Nec Corp 積層構造
JPH0567056B2 (ja) * 1985-12-18 1993-09-24 Nippon Electric Co
US4942437A (en) * 1986-04-22 1990-07-17 International Business Machines Corporation Electron tuned quantum well device
JPS63196079A (ja) * 1987-02-06 1988-08-15 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ヘテロ接合ｆｅｔ
JPS6490565A (en) * 1987-10-01 1989-04-07 Mitsubishi Electric Corp Field-effect transistor
JPH01187878A (ja) * 1988-01-21 1989-07-27 Mitsubishi Electric Corp 二次元ヘテロ接合素子
JPH06188271A (ja) * 1992-12-17 1994-07-08 Nec Corp 電界効果トランジスタ
JP2005191449A (ja) * 2003-12-26 2005-07-14 Matsushita Electric Ind Co Ltd 電界効果トランジスタ

Similar Documents

Publication Publication Date Title
WO2001011695A1 (en) Double recessed transistor
JPS58127383A (ja) ヘテロ接合トランジスタ形半導体装置
JPS5928383A (ja) 半導体装置
JPH0766366A (ja) 半導体積層構造体およびそれを用いた半導体装置
JPH10125901A (ja) 電界効果トランジスタ，及びその製造方法
JPS63281475A (ja) 半導体装置の製造方法
JP3159198B2 (ja) 電界効果トランジスタ
JPH0613411A (ja) 電界効果トランジスタ及びその製造方法
US5296390A (en) Method for fabricating a semiconductor device having a vertical channel of carriers
KR100548047B1 (ko) 전계효과트랜지스터
JPS63170A (ja) 半導体装置
JP2994863B2 (ja) ヘテロ接合半導体装置
JP2500459B2 (ja) ヘテロ接合電界効果トランジスタ
JP2652647B2 (ja) ヘテロ接合電界効果トランジスタ
JPH0329302B2 (ja)
JPH05235055A (ja) 化合物半導体装置
JPH028450B2 (ja)
JPH10256533A (ja) 化合物半導体装置およびその製造方法
JP4997660B2 (ja) 半導体装置
JP3505884B2 (ja) 電界効果トランジスタ及びその製造方法
JPH0575170B2 (ja)
JP2708492B2 (ja) 半導体装置の製造方法
JP2541240B2 (ja) 半導体装置
JPH0468775B2 (ja)
JPS63232374A (ja) 半導体装置