JPS5925256A - 半導体装置 - Google Patents

半導体装置

Info

Publication number
JPS5925256A
JPS5925256A JP57133728A JP13372882A JPS5925256A JP S5925256 A JPS5925256 A JP S5925256A JP 57133728 A JP57133728 A JP 57133728A JP 13372882 A JP13372882 A JP 13372882A JP S5925256 A JPS5925256 A JP S5925256A
Authority
JP
Japan
Prior art keywords
layer
lead
fitting
solder
leads
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP57133728A
Other languages
English (en)
Inventor
Usuke Enomoto
榎本　宇佑
Masao Yamaguchi
正男 山口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP57133728A priority Critical patent/JPS5925256A/ja
Publication of JPS5925256A publication Critical patent/JPS5925256A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49541—Geometry of the lead-frame
    • H01L23/49562—Geometry of the lead-frame for devices being provided for in H01L29/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85203—Thermocompression bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 本発明は半導体装置に関する。
レジンパッケージ型半導体装置の製造においては、金属
板からなるリードフレームが用いら第１ている。半導体
装置の製造にあっては、リードフレームの素子取付部に
素子を固定した後、この素子の電極トＩＪ−ドの内端と
をワイヤで接続し、七の後、素子およびリード内端等を
レジンで封＋Ｉ：、シ、不要リードフレーム部分を切断
除去すること忙よっ−Ｃ製造し又いる。
ところで、素子数イマ」部への素子σ）取り付ｋＴは、
素子取付部に銀めっき膜を形成し、こσ１二に金箔を載
せて素子をこすり利け、金とシリコンの共晶合金化によ
る共晶層によっ１固５ｉする方法力・るいは、半［日量
や半田ペーストを介し″（素子を素子取付部に載置した
り、半田ディツプをＪＩＩＱ　Ｌ、た素子を素子取付部
に載置：　ｔ、　Ｔ−加熱し、半［１１で素子を固定す
る方法が採用さね、１いる。
しかし、前者の共晶層による方法では取１テ」温＋ｉｓ
：が高いとともに、金が高価であることから、生産コス
トか高＜　’ＩＺる難点がある。
捷だ、後者の半田による素子取付では、半田箔。
半田ペースト、半田ディラグによるため、素子を固定す
る接合層の厚さが５０〜６０　ａ口１とＪ＜？−＜　ｌ
ｘす、熱抵抗が大きくなる。
さらに、両者の方法の場合、１ツイヤボンデイングは金
線による熱圧層、アルミニウム４，１．Ｊ　Ｋよる超音
波ボンディングが行われている。この際銅系のフレーム
に優めっきまたは無電解Ｎｉ　めっき等の処理を施し−
（、接合性を良好とさせる必要があり、リードフレーム
コストが高（７’；ｃ　Ｚ）欠点がある。
したかつ℃、本発明のｌ］的は？ｈ　４１１；抗が低く
、素イ取イ１の信頼度が高く、かつ生産コス）・がｒ１
１′Ｉ−城できる半導体装置を提供することにｋ）る。
このようｌＺ目的を達成するために本発明は、素子取付
部士Ｖｌ素子を固？ずイ）とともに、素子取付部の周辺
に内端を臨オせるリードど、リード内端と素子の′ｒに
極を接続するワイヤと、リード内端部。
ワイヤ、素子、素子取付部を被５レジンパツケージと、
からなる半導体装置におい℃、前記素子およびリードは
銅からＩＩるとともに、素子は素子取付面１ｃあらかじ
め成層めっきによっ−Ｃ形成さ１１．た下層が鉛層、土
層が錫層からなる半ｌＩ］構成層または半田層の溶Ｍに
よっ℃固定さｊｌ−てなるものであっ（、以下実施例に
より本発明を説明する。
第１図は本発明の一実施例によるトランジスタの外観を
示す斜視図、第２図は同じくトランジスタ用のリードフ
レームを示す斜ｒ児図、叫：４１ツ１は）・ランジヌク
の製造状７．ｉ、ｊ４を示ず（１７工Δ図でｋ・る。
この実施例のトランジスタ目；］レジンパッケージ２の
一端下曲に取付孔３を；Ｐｉ’　ｉフ）取イ；１板４を
設けるとともに、他端１には３本のり　−ド５を突出さ
せる構造とｌ、（っ又℃・る。そし′Ｃ１取イτ］板・
１の一部士面には後述するよ５に素子６が固′ｉぜされ
るととモｌ／７１、この素子６の電極（エミノク、ベー
ス）は両側のり一１５σ）レジンパッケージ１に被わり
する内端とワイヤ７を弁し又接続さｊＭ（いる。ｎた〜
中央σ）リード５σ）内端は階段状に一段曲かり、取（
＝Ｊ板４に連結した構造と１．Ｃっている。また、ＩＪ
−ド５．取（；Ｊ板４は銅からＩぶり、金線か「〕ｊ、
’ｒ石ワイヤ７はｉＫＪ所ｔへＩＥπｆＶＣよって接続
さハ５、べ子６は取付板４σ）素子取付部８にあらかじ
め設し−丁−だ下層が鉛層、土層が錫層から１、（る半
Ｌ］」４’ｌｉｌ成層９の沼融によっ″″Ｃ，１裏糸光
さうｌ壬いる。
つぎに、こσ）トランジスタ１の製】貴方法につい又ｄ
発明する。
リードフレーム１０は、第２図にｉ丁ニーｆよ５　ｈ　
Ｉジ付構造と１：Ｃ−）’Ｃいる。すブｒわち、平行に
々Ｊシ在する３本のり一ド５はその一端をそ才１．ぞノ
１．連結する枠片１１で支持さ１するとともに、その途
中部分むまダム１１１２で連結さｔ′１．１いる。また
、中央σ）リード５の他夕：Ｍは階段状に一段低く　プ
Ｚるとともに幅広の取付板４を形作っている。取付板４
σ）枠片寄り部分は素子取イ；］部８となり、その部分
には下層が鉛層、土層が錫層からなる半田構成層９が被
着され℃いる（第２図および第３図でクロスハツチング
を施した領域）。また、先端には取（＝Ｊ孔３が設けら
ハている。前記半ｌ］構成層は２回に亘る宵、　Ｔｊ’
Ｆめっき）１ｍよっ又数μｒｎ〜２０μｍ前後のＪソさ
に形成さ１するとともに、トランジスタ組立時σ）レジ
ンモールド時σ）処理温度（１８０’″Ｃ）およびワイ
ヤ接続時の処理温度（熱圧着と超音波振動による２５０
°Ｇの接合）に耐えるように２７０°Ｃ前後の溶融点の
半田組成となっている。１だ、鉛と錫の２層構造は半田
組成比を層の厚さ管理で行プＺえることから確実である
ことによるとともに、酸化し易い鉛を酸化し姉い錫で被
っている。
一方、中央のり一ド５０両倶ｊσ〕リード５の先端はや
や１１Ｂ広σ）ワイヤ接続部１３を形作りＣいろ。
玄ブこ、こσ）リードフレーム１０しま０．５　ｎｕｎ
オ呈ＩＷの厚さの銅板を打ち抜きかつ屈曲させて形成す
、５−、　′また、トランジスタ製造時に先立つ℃脱脂
および塩酸６い・等を行い、表面の酸化物を除去し１糸
）ろ。
トランジスタの製造にたっ１（・士、Ｎｊ、　３図で示
すよ５ＶＣ，素子数（＝Ｊ部８の仝１う田構１ｊν層１
）十に素子６を載置し、半日−１構成層９を溶かｌ−、
−ｒ−肋仔を素子取イ；」部８に固定する、つぎに、素
子６σ）２つのＮｌｌ、物と両側のり一ド５のワイヤ接
続部１：１を金線からＩＩるワイヤ７を用い’−Ｃ２０
０〜２５１　”（にの低温Ｆで熱圧着と超音波によつ壬
接続ずイ）。つぎしこ、レジンモールドを行って、素子
取付部８．素子６゜ワイヤ７、リード５の内！’ｊ１１
！　’ｏＢをレシンパッケージ２で被った後、不快な枠
ハ〕１．ダノ・バー１２をψノ断除去して第１図で示す
）“１１コ造σ）トランジスタ１を製造する。
この実施例では、素子６の固定は律、（？、ＩＪＫ比較
し又安価な半■」を用いかつワイヤ７は銀や二ノケル等
のめっきを施さない銅累材士’Ｉ／ＣｉＫ接接続するた
め、材料コストの低減化が図れる。
１だ、素子を固定する半田構成層９は電解めっきで形ｈ
ｖすることから銅素拐に強固に接続される。
こθ）ため、素子６の接続も強固とｌ’ｒす、接合の倍
型１〈Ｌが高くなる。
１だ、半１［（構成層９はｔ解めっきであることから薄
くかつ）すさ４３度よく形成できる。このため、素子を
固定する半ＩＴＩ接合層は２０μｍ前後以下と９Ｗ　＜
なり、熱抵抗を従来品よりも低（することができる。オ
だ、半田組成比の精度も高くなる。
さらに、半田構成層９の表面は平坦であることから、素
子取付時に空気の巻き込みがなく、ボイドの発生が抑え
らねる。このため、熱抵抗等の増大が起きず、ＩＰ？？
性が向上する。
）、「お、本発明は前記実施例に駆足されない。たとえ
は、ワイーヤはアルミニウム線を用い超音波ボンディン
グによって匪続してもよい。この場合もアルミニウム線
は銅のリードに良好に接続される。
−また、素子取付部８には半田構成層９ではな（、直接
電解めっきによって゛数μｍ〜２０７４ｍ　程度の厚さ
の半田を被盾させて訃い′℃も前記実施例と同様な効果
が得られる。
さらに、本発明は他の半導体装ｊΔにも適用できる。
以上のように、本発明によれば熱抵抗が低く、素子取付
の信頼度が高い半導体装置を安価に提供することができ
る。
図［Ｋ１０ｆｆ＋’ｉ単な説明 第１図は本発明σ）一実施例によるトランジスタの外観
を示す斜視図、 第２図は同じくトランジスタ用のリードフレームを示す
斜視図、 第３図は同じくトランジスタσ）膜性方法を示す斜視図
である。
２・・・レジンバノクージ、４・・・取刺板、５・・・
リード、６・・・素子、７・・・ワイヤ、８・・・素子
取付部、９・・・半田構成層、１０・・リードフレーム
、１３・・・ワイヤ接続部。

Claims (1)

    【特許請求の範囲】
  1. １　素子ＪＩＭ付Ｓ部りに素子を固定するとともに、素
    子取付部の周辺に内端を臨ませるリードと、ＩＪ　−ド
    内端とヌζ子の電極を接続するワイヤと、リード内端■
    Ｅ、ワイヤ、素子、素子取付部を被うレジンパッケージ
    と、かもなる半導体装置にかい又、前記素子訃よびリー
    ドは銅から１、ぐるとともに、素子は素子数（＝Ｊ面に
    あらかじめ１！屑めっきによっ又形成さすまた下層が鉛
    層、土層が錫層かもプＩる半田構成層重たは半田層の溶
    解によっ℃固定されＣなることをｇ徴とする半導体装置
    。
JP57133728A 1982-08-02 1982-08-02 半導体装置 Pending JPS5925256A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57133728A JPS5925256A (ja) 1982-08-02 1982-08-02 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57133728A JPS5925256A (ja) 1982-08-02 1982-08-02 半導体装置

Publications (1)

Publication Number Publication Date
JPS5925256A true JPS5925256A (ja) 1984-02-09

Family

ID=15111518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57133728A Pending JPS5925256A (ja) 1982-08-02 1982-08-02 半導体装置

Country Status (1)

Country Link
JP (1) JPS5925256A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282046U (ja) * 1988-12-13 1990-06-25
JPH02230761A (ja) * 1989-03-02 1990-09-13 Sharp Corp リードフレームおよびこれを利用した半導体装置
US6972496B2 (en) 2001-06-12 2005-12-06 Hynix Semiconductor Inc. Chip-scaled package having a sealed connection wire
US8395248B2 (en) 2009-03-31 2013-03-12 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0282046U (ja) * 1988-12-13 1990-06-25
JPH02230761A (ja) * 1989-03-02 1990-09-13 Sharp Corp リードフレームおよびこれを利用した半導体装置
US6972496B2 (en) 2001-06-12 2005-12-06 Hynix Semiconductor Inc. Chip-scaled package having a sealed connection wire
US8395248B2 (en) 2009-03-31 2013-03-12 Sharp Kabushiki Kaisha Semiconductor device and manufacturing method therefor

Similar Documents

Publication Publication Date Title
JP3964205B2 (ja) 半導体装置パッケージの組立方法
US20080087996A1 (en) Semiconductor device and manufacturing method of the same
JPH0612796B2 (ja) 半導体装置
JPH05129473A (ja) 樹脂封止表面実装型半導体装置
TWI606556B (zh) Lead frame and its manufacturing method
JPS6050343B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS5925256A (ja) 半導体装置
JP2003297994A5 (ja)
KR100591235B1 (ko) 반도체 장치
KR20100050640A (ko) 반도체 패키지 제조용 리드프레임 및 이의 도금 방법
TWI387080B (zh) 四方扁平無引腳之半導體封裝結構及封裝方法
JP3680812B2 (ja) 樹脂封止型半導体装置の製造方法
JPS6035552A (ja) 半導体装置
JPS60241241A (ja) 半導体装置
JPS6050342B2 (ja) 半導体装置製造用リ−ドフレ−ム
JPS62263665A (ja) リ−ドフレ−ムおよびそれを用いた半導体装置
JP2003332393A (ja) 半導体装置
JPS624860B2 (ja)
KR20090043907A (ko) 리드 프레임, 그를 구비한 반도체 패키지 및 그 제조방법
JPS58106853A (ja) リ−ドフレ−ム
JPH01244653A (ja) 半導体装置
JPS6049657A (ja) 半導体装置
JPS5919363A (ja) 半導体装置の製造方法およびその方法において用いるリ−ドフレ−ム
JPS6193654A (ja) 樹脂封止型半導体装置
JPH0143872Y2 (ja)