JPS5925249A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS5925249A JPS5925249A JP7121783A JP7121783A JPS5925249A JP S5925249 A JPS5925249 A JP S5925249A JP 7121783 A JP7121783 A JP 7121783A JP 7121783 A JP7121783 A JP 7121783A JP S5925249 A JPS5925249 A JP S5925249A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- type
- film
- semiconductor substrate
- electrode wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Electrodes Of Semiconductors (AREA)
- Bipolar Transistors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置に関し、特に好ましくけ超小形半導
体装置の構造に関するものである。
体装置の構造に関するものである。
従来の半導体技術に於いては、半導体装置の高周波特性
を向上させる目的で、寄生抵抗成分を減するために接合
面積全縮少し、寄生抵抗成分を減するために接合部と電
極部間の距離を縮める努力が払われてきた。しかるに従
来技術では、各りのバクーン加工精度からきまる最少間
隔の他に、各々のパターン間を相対的に合わせるために
パターン間にある距Ｋｔを必要とし、為に接合面積も接
合−電極間の距離も共に加工精度でき凍る最小単位よυ
大きくならざるを得なかった。
を向上させる目的で、寄生抵抗成分を減するために接合
面積全縮少し、寄生抵抗成分を減するために接合部と電
極部間の距離を縮める努力が払われてきた。しかるに従
来技術では、各りのバクーン加工精度からきまる最少間
隔の他に、各々のパターン間を相対的に合わせるために
パターン間にある距Ｋｔを必要とし、為に接合面積も接
合−電極間の距離も共に加工精度でき凍る最小単位よυ
大きくならざるを得なかった。
本発明の目的は微小接合面積を有する超小形半導体装置
を可能ならしめる新規な構造を提供することにある。
を可能ならしめる新規な構造を提供することにある。
本発明は、半導体基板の一主表１７ｉ７Ｖｃ被着せる絶
縁物被膜と、該絶縁物被膜に設けられた開口部と、該開
口部内の前記半導体基板部分に位置する相異なる不純物
を含む第１および第２の半導体領域と、該第１および第
２の半導体領域によって形成され端部が前記開口部内の
半導体基板の前記主表面に位置するＰ Ｎ接合と、前記
第１および第２の半導体領域にそれぞれ接続する相異な
る不純物を含む第１および第２の半導体層と、該半導体
層のコンタクト部を除く実質的全表面を抹う該半導体の
酸化物膜とを有することｆｔ特徴とする半導体装置であ
る。
縁物被膜と、該絶縁物被膜に設けられた開口部と、該開
口部内の前記半導体基板部分に位置する相異なる不純物
を含む第１および第２の半導体領域と、該第１および第
２の半導体領域によって形成され端部が前記開口部内の
半導体基板の前記主表面に位置するＰ Ｎ接合と、前記
第１および第２の半導体領域にそれぞれ接続する相異な
る不純物を含む第１および第２の半導体層と、該半導体
層のコンタクト部を除く実質的全表面を抹う該半導体の
酸化物膜とを有することｆｔ特徴とする半導体装置であ
る。
このように本発明はＰ型およびＮ型の両生導体層を電極
としているから素子内に存在する全ての領域に接続する
電１極配線を必要により用４導体層で形成することが出
来るから全体の集積度が向上し製造が容易となる。しか
も半導体層のコンタクト部を除く実質的全表面を半導体
の酸化物膜で覆っているから信頼性の高いものとなる。
としているから素子内に存在する全ての領域に接続する
電１極配線を必要により用４導体層で形成することが出
来るから全体の集積度が向上し製造が容易となる。しか
も半導体層のコンタクト部を除く実質的全表面を半導体
の酸化物膜で覆っているから信頼性の高いものとなる。
本発明の原理は、第１ＩンＩＡ、１３に示す如く、開口
を有する酸化性膜２で覆わわ、たーコｔ７屯形のｅ１４
−、 ｉ尊体基板１の表面に多結晶シリコン薄膜３を接
着し、選択的酸化処理により／リコン酸化物４で分１．
ｌｆｔされた多結晶ノリコン電極配線路５．６を形成し
、しかるのち所望の電極部分５を通して逆導電形の不純
物原子を半導体基板内ｖｃ２８人してＰＮ接合７を形成
することにある。これによシＰＮ接合７及び各々Ｎ形、
Ｐ影領域に対する電極配線５，６の三者が自動的に最小
の距離を保って相対的に配置されるので、本質的に極め
て微小な半導体装置を得ることができる。
を有する酸化性膜２で覆わわ、たーコｔ７屯形のｅ１４
−、 ｉ尊体基板１の表面に多結晶シリコン薄膜３を接
着し、選択的酸化処理により／リコン酸化物４で分１．
ｌｆｔされた多結晶ノリコン電極配線路５．６を形成し
、しかるのち所望の電極部分５を通して逆導電形の不純
物原子を半導体基板内ｖｃ２８人してＰＮ接合７を形成
することにある。これによシＰＮ接合７及び各々Ｎ形、
Ｐ影領域に対する電極配線５，６の三者が自動的に最小
の距離を保って相対的に配置されるので、本質的に極め
て微小な半導体装置を得ることができる。
次に本発明をより良く理解するために実施例をあげて説
明する。第２図Ａ−Ｊに木兄ＩＪＪの好ましい実姉例と
してバイポーラトランジスタの製造に本発明を適用した
例を示す。Ｎ形シリコン基板１１を熱酸化してシリコン
酸化被膜１２を生成し、所望部分に基板表面に達する開
口部１３を設ける（第２図へ）。次にシリコン酸化被膜
１２及び開口部１３（（より露出された基板表面の全面
にわたって０５ミクロン厚のシリコン薄膜１４を気相反
応により生成被着させ（第２図Ｂ）、シリコン薄膜１４
全通して＋ｔｌｌｌ＋素原子を熱拡散法により半導体基
板１１内に導入する。この際にはシリコン酸化被膜１２
が硼素原子に対してマスク作用を有するため、硼素原子
は、シリコン薄膜１４の全体及び、半導体基板の開口部
１３に対応する部分領）威にのみ導入され、Ｐ形ベース
領域１５が形成てれる（第２図Ｃ）。次にシリコン薄膜
１４の表面に０．２ミクロン厚のシリコン窒化膜１６を
気相反応により生成被着させ（第２図Ｄ）、ホトレジス
トを用いて将来の電極配線路となるべき部分の上を除く
他のすべてのシリコン窒化膜部分を除去する（第２図Ｅ
）。シリコン窒化膜の選択除去にはフレオンのガスプラ
ズマ反応を用いるのが好適である。
明する。第２図Ａ−Ｊに木兄ＩＪＪの好ましい実姉例と
してバイポーラトランジスタの製造に本発明を適用した
例を示す。Ｎ形シリコン基板１１を熱酸化してシリコン
酸化被膜１２を生成し、所望部分に基板表面に達する開
口部１３を設ける（第２図へ）。次にシリコン酸化被膜
１２及び開口部１３（（より露出された基板表面の全面
にわたって０５ミクロン厚のシリコン薄膜１４を気相反
応により生成被着させ（第２図Ｂ）、シリコン薄膜１４
全通して＋ｔｌｌｌ＋素原子を熱拡散法により半導体基
板１１内に導入する。この際にはシリコン酸化被膜１２
が硼素原子に対してマスク作用を有するため、硼素原子
は、シリコン薄膜１４の全体及び、半導体基板の開口部
１３に対応する部分領）威にのみ導入され、Ｐ形ベース
領域１５が形成てれる（第２図Ｃ）。次にシリコン薄膜
１４の表面に０．２ミクロン厚のシリコン窒化膜１６を
気相反応により生成被着させ（第２図Ｄ）、ホトレジス
トを用いて将来の電極配線路となるべき部分の上を除く
他のすべてのシリコン窒化膜部分を除去する（第２図Ｅ
）。シリコン窒化膜の選択除去にはフレオンのガスプラ
ズマ反応を用いるのが好適である。
次に熱酸化処理によりシリコン薄膜を／リコン酸化物１
７に変換する。この際、シリコン窒化膜のマスク作用に
よりシリコン窒化膜１６，１．６’で覆われた部分は酸
化を受けずシリコン薄膜のままで残存し、かつ側面が酸
化物に変換されることによυ互に分離された電極配線路
１４．１４’が形成される（第２図Ｆ）。次いで将来の
エミッタ電極配線路に対応する部分のシリコン薄膜１４
′を覆うシリコンり化膜部分１６′のみを選択的に除去
し、熱拡散法により燐原子を導入する。この際には、シ
リコン酸化被膜１２．１７及び／リコン窒化膜１６が燐
原子に対してマスク作用を有するため、燐原子ロシリコ
ン窒化膜を除去されたシリコン薄膜部分１４′及び７リ
コン薄１ｊω１！１（分１４′が半＾す１体、ｌｉｔ；
板に接＞Ｈする部分の半導体基板領域部分に２斤人され
、先にｍ人したＩＪＩ１１素よりも９’Ａの濃度を高く
保つこと（ＣよりＮ形に変換きれたエミッタ領域１８及
びエミッタ領域にオーム接続するエミッタ電極配線路１
４′を得る（ Ｉ１４２１＞＜ｌ （Ｊ ）。次に残存
するシリコン窒化１摸をずべて除去したのち杓び酸化処
理をおこないシリコン薄膜１４．１４’の表面にシリコ
ン酸化１ｊ（＼１７′を生成しくｔｉ↓２図１−Ｔ ）
、所望部分の／リコン酸化膜に開口１１）を設け（第
２図工）、外部接続のだめの金属Ｙバ、極２０を設置＃
Ｖ して（第２図Ｊ）、バイポーラ形ＮＰＮトランジス
タを冗成する。なお、第２図Ａ−Ｃの工程においてノリ
コン薄膜１４全設ける前にベース領域１５を拡散または
イオン打込で形成しその後Ｐ形不純物をドープした／リ
コン薄１摸１４を付着せしめてもよい。
７に変換する。この際、シリコン窒化膜のマスク作用に
よりシリコン窒化膜１６，１．６’で覆われた部分は酸
化を受けずシリコン薄膜のままで残存し、かつ側面が酸
化物に変換されることによυ互に分離された電極配線路
１４．１４’が形成される（第２図Ｆ）。次いで将来の
エミッタ電極配線路に対応する部分のシリコン薄膜１４
′を覆うシリコンり化膜部分１６′のみを選択的に除去
し、熱拡散法により燐原子を導入する。この際には、シ
リコン酸化被膜１２．１７及び／リコン窒化膜１６が燐
原子に対してマスク作用を有するため、燐原子ロシリコ
ン窒化膜を除去されたシリコン薄膜部分１４′及び７リ
コン薄１ｊω１！１（分１４′が半＾す１体、ｌｉｔ；
板に接＞Ｈする部分の半導体基板領域部分に２斤人され
、先にｍ人したＩＪＩ１１素よりも９’Ａの濃度を高く
保つこと（ＣよりＮ形に変換きれたエミッタ領域１８及
びエミッタ領域にオーム接続するエミッタ電極配線路１
４′を得る（ Ｉ１４２１＞＜ｌ （Ｊ ）。次に残存
するシリコン窒化１摸をずべて除去したのち杓び酸化処
理をおこないシリコン薄膜１４．１４’の表面にシリコ
ン酸化１ｊ（＼１７′を生成しくｔｉ↓２図１−Ｔ ）
、所望部分の／リコン酸化膜に開口１１）を設け（第
２図工）、外部接続のだめの金属Ｙバ、極２０を設置＃
Ｖ して（第２図Ｊ）、バイポーラ形ＮＰＮトランジス
タを冗成する。なお、第２図Ａ−Ｃの工程においてノリ
コン薄膜１４全設ける前にベース領域１５を拡散または
イオン打込で形成しその後Ｐ形不純物をドープした／リ
コン薄１摸１４を付着せしめてもよい。
次に第３図Ａ−Ｈを参照して本発明の他の好ましい実施
例としてへ４０８形トランジスタの製造に本発明を適用
した例を説明する。
例としてへ４０８形トランジスタの製造に本発明を適用
した例を説明する。
Ｎ形半導体基板２１を熱酸化して所望部分に半導体基板
に要する開口２３を設ける（第３図Ａ）。
に要する開口２３を設ける（第３図Ａ）。
次いで０５５ミクロン厚シリコン薄膜２４及び０．２ミ
クロン厚のシリコン窒化膜２６を気相反応により順次生
成する（第３図Ｂ）。次に将来の電極配線路に対応する
部分上を除く他のシリコン窒化膜部分を除去して熱酸化
処理をおこない、ノリコン薄膜を選択的にノリコン酸化
物２７に変換することによシ互に分離された電極配線路
２４．２４’を形成する（第３図Ｃ）。次いで残存する
ノリコン窒化膜２６を完全に除去したのち熱拡散法によ
り硼素原子を導入する。この際に、硼素原子はシリコン
酸化物２７及び７リコン酸化被膜２２のマスク作用によ
り、７リコン薄膜からなる電極配線路２４．２４’及び
これらが半導体基板に接着する部分の半導体領域２５．
２５’のみに導入され、Ｐ形のソース、ドレイン領域２
５．２５’を形成する（第３図Ｄ）。次に電極配線路２
４．２４’ではさまれた部分のシリコン酸化物２７を選
択的に除去して半導体基板を霧出する開口２８を設け（
第３図Ｅ 、Ｅ／）、Ｌかるのち熱酸化処理によって開
口部２８に対応する基板表面に所望の厚さのシリコン酸
化膜２７′を生成する。この際にＣよシリコン薄膜から
なる電極配線路２４．２４’ も同時に熱酸化処理を受
けて表面にシリコン酸化物２７′／を生ずる（第３図１
・′）。次に電極配線路を覆うシリコン酸化物２７“の
所望部分の開口２９を設け（第３図Ｇ）、外部接続のだ
めの電極３０゜３０′及びゲート電極３１を設けて（第
３図Ｈ）、ＰチャンネルＭＯ８形トランジスタ３２を完
成する。図面では一個のＭＯ８形トランジスタ３２のみ
を示しであるが、複数個のこのようなトランジスタ３２
を回−の半導体基板２１に同時に形成し、へ４０８形集
積回路全構成してもよいとどは勿論である。また、その
場合、電極配線路２４．２４’を一層目の配線として用
い、電極３０．３０’を二層目の配線として用いること
もできる。あるいは、少なくとも寄生ＭＯ８効果を生ず
るおそれのある素子間配線は電極３０．３０’を用い、
七の下の酸化膜２７を２２とともに所謂フィールド・オ
キサイドとして用いるようにしてもよい。
クロン厚のシリコン窒化膜２６を気相反応により順次生
成する（第３図Ｂ）。次に将来の電極配線路に対応する
部分上を除く他のシリコン窒化膜部分を除去して熱酸化
処理をおこない、ノリコン薄膜を選択的にノリコン酸化
物２７に変換することによシ互に分離された電極配線路
２４．２４’を形成する（第３図Ｃ）。次いで残存する
ノリコン窒化膜２６を完全に除去したのち熱拡散法によ
り硼素原子を導入する。この際に、硼素原子はシリコン
酸化物２７及び７リコン酸化被膜２２のマスク作用によ
り、７リコン薄膜からなる電極配線路２４．２４’及び
これらが半導体基板に接着する部分の半導体領域２５．
２５’のみに導入され、Ｐ形のソース、ドレイン領域２
５．２５’を形成する（第３図Ｄ）。次に電極配線路２
４．２４’ではさまれた部分のシリコン酸化物２７を選
択的に除去して半導体基板を霧出する開口２８を設け（
第３図Ｅ 、Ｅ／）、Ｌかるのち熱酸化処理によって開
口部２８に対応する基板表面に所望の厚さのシリコン酸
化膜２７′を生成する。この際にＣよシリコン薄膜から
なる電極配線路２４．２４’ も同時に熱酸化処理を受
けて表面にシリコン酸化物２７′／を生ずる（第３図１
・′）。次に電極配線路を覆うシリコン酸化物２７“の
所望部分の開口２９を設け（第３図Ｇ）、外部接続のだ
めの電極３０゜３０′及びゲート電極３１を設けて（第
３図Ｈ）、ＰチャンネルＭＯ８形トランジスタ３２を完
成する。図面では一個のＭＯ８形トランジスタ３２のみ
を示しであるが、複数個のこのようなトランジスタ３２
を回−の半導体基板２１に同時に形成し、へ４０８形集
積回路全構成してもよいとどは勿論である。また、その
場合、電極配線路２４．２４’を一層目の配線として用
い、電極３０．３０’を二層目の配線として用いること
もできる。あるいは、少なくとも寄生ＭＯ８効果を生ず
るおそれのある素子間配線は電極３０．３０’を用い、
七の下の酸化膜２７を２２とともに所謂フィールド・オ
キサイドとして用いるようにしてもよい。
次に第４図Ａ−Ｆを参照して、本発明のさらに他の実施
例として半導体集積回路におけるバイポーラ・トランジ
スタの製造に本発明を適用した例を説５明する。
例として半導体集積回路におけるバイポーラ・トランジ
スタの製造に本発明を適用した例を説５明する。
まず、Ｐ形半導体基板４１内にＮ形コレクタ領域４３を
設は基板表面を覆う酸化被膜４２にあけた窓を介してこ
のコレクタ領域４３に接するシリコン薄膜４４を基板上
に被着せしめる（第４図Ａ）。
設は基板表面を覆う酸化被膜４２にあけた窓を介してこ
のコレクタ領域４３に接するシリコン薄膜４４を基板上
に被着せしめる（第４図Ａ）。
この構成を得るためには、先の実施例（（おいて第２図
Ａから第２図Ｃの工程について説明したのと同様の方法
、すなわちシリコン薄膜４４を予め設けそのうち酸化被
膜４２の窓を介して基板４１に接した部分からＮ形不純
物を基板４１内に導入してコレクタ領域４３を形成する
方法に依ってもよく、あるいは酸化被膜４２の窓を通し
て予め基板４１に不純物の気相拡散またはイオン打込等
によってコレクタ領域４３を形成し次いでこの領域４３
に接するようにＮ形不純物をドープした、または不純物
をドープしないシリコンＮ膜４４を被着させてもよい。
Ａから第２図Ｃの工程について説明したのと同様の方法
、すなわちシリコン薄膜４４を予め設けそのうち酸化被
膜４２の窓を介して基板４１に接した部分からＮ形不純
物を基板４１内に導入してコレクタ領域４３を形成する
方法に依ってもよく、あるいは酸化被膜４２の窓を通し
て予め基板４１に不純物の気相拡散またはイオン打込等
によってコレクタ領域４３を形成し次いでこの領域４３
に接するようにＮ形不純物をドープした、または不純物
をドープしないシリコンＮ膜４４を被着させてもよい。
次に、シリコン薄膜４４の表１ａｆのうち、少なくとも
コレクタ電極配線路と他の電極配線路との間を絶縁する
領域４７′となるべき部分を除いて窒化シリコン膜４６
．４６’で伊い、この窒化シリコン膜４６．４６’をマ
スクとして熱酸化または陽極酸化によりシリコン薄膜４
４のうち頭出した部分ヲ身さ全体にわたって酸化シリコ
ン膜４７’、４７に：変換する（第４図Ｂ）。なお、こ
こではノリコン薄膜のうち素子周縁外σ）部分４７をも
酸化しているが、この部分４７は窒化シリコン４６．４
６’でマスクしておき、第二回目の酸化工程（第４図Ｄ
）のときに露出させて酸化してもよい。本例では、第４
図Ｂに示すようＶ′Ｃ第一回目の酸化工程によって仙１
の電極配線路４４′と絶。
コレクタ電極配線路と他の電極配線路との間を絶縁する
領域４７′となるべき部分を除いて窒化シリコン膜４６
．４６’で伊い、この窒化シリコン膜４６．４６’をマ
スクとして熱酸化または陽極酸化によりシリコン薄膜４
４のうち頭出した部分ヲ身さ全体にわたって酸化シリコ
ン膜４７’、４７に：変換する（第４図Ｂ）。なお、こ
こではノリコン薄膜のうち素子周縁外σ）部分４７をも
酸化しているが、この部分４７は窒化シリコン４６．４
６’でマスクしておき、第二回目の酸化工程（第４図Ｄ
）のときに露出させて酸化してもよい。本例では、第４
図Ｂに示すようＶ′Ｃ第一回目の酸化工程によって仙１
の電極配線路４４′と絶。
縁されたコレクタ電極配線路４４が形成さハ、る。
次にコレクタ電極配線路４４の表面を情う窒化シリコン
はそのままにして他の窒化シリコン４６′を除去し％露
出した他の電極配線路４４′を介してＰ形不純物をコレ
クタ飴域４３中に導入しＰ形ベース領域４５を形成する
（第４図Ｃ）。その後、一部酸化したシリコン薄膜の表
面のうち、少なくともペース電榛配紳路とエミッタ電極
配線路との間を絶縁する領域４７″となるべき部分は露
出するように、かつ少なくともコレクタ、ペース、エミ
ッタ電極配線路４４．４４’ 、４４“は覆うように窒
化シリコン膜４６．４６“を設け（その一部４６はすで
に存在していたものをそのまま用いてもよい）二回目の
酸化処理を行ない、露出したシリコン薄膜の厚さ全体を
、酸化シリコン膜４７″に変換する（第４図Ｄ）。この
結果、互に絶縁されたペース、エミッタ配線路４４’、
４４″が形成される。次いでエミッタ配線路４４″の表
面を露出させ、Ｎ形不純物をエミッタ配線路４４″を経
てベース領域４５中に導入してＮ形エミッタ領域４８を
形成する（第４図Ｅ）。最初に設けたシリコン薄膜（第
４図Ａにおける４４）が不純物添加されていないもので
ある場合、またはコレクタ・コンタクトを確実にしたい
場合には、エミッタ配線路４４“だけでなくコレクタ配
線路４４０表面をも露出させ、両者を経てＮ形不純物を
導入して、エミッタ領域４８の形成と同時にコレクタ領
域４３＋ 内にＮ 影領域４９ｆ：形成する（第４図Ｊ、、／）。
はそのままにして他の窒化シリコン４６′を除去し％露
出した他の電極配線路４４′を介してＰ形不純物をコレ
クタ飴域４３中に導入しＰ形ベース領域４５を形成する
（第４図Ｃ）。その後、一部酸化したシリコン薄膜の表
面のうち、少なくともペース電榛配紳路とエミッタ電極
配線路との間を絶縁する領域４７″となるべき部分は露
出するように、かつ少なくともコレクタ、ペース、エミ
ッタ電極配線路４４．４４’ 、４４“は覆うように窒
化シリコン膜４６．４６“を設け（その一部４６はすで
に存在していたものをそのまま用いてもよい）二回目の
酸化処理を行ない、露出したシリコン薄膜の厚さ全体を
、酸化シリコン膜４７″に変換する（第４図Ｄ）。この
結果、互に絶縁されたペース、エミッタ配線路４４’、
４４″が形成される。次いでエミッタ配線路４４″の表
面を露出させ、Ｎ形不純物をエミッタ配線路４４″を経
てベース領域４５中に導入してＮ形エミッタ領域４８を
形成する（第４図Ｅ）。最初に設けたシリコン薄膜（第
４図Ａにおける４４）が不純物添加されていないもので
ある場合、またはコレクタ・コンタクトを確実にしたい
場合には、エミッタ配線路４４“だけでなくコレクタ配
線路４４０表面をも露出させ、両者を経てＮ形不純物を
導入して、エミッタ領域４８の形成と同時にコレクタ領
域４３＋ 内にＮ 影領域４９ｆ：形成する（第４図Ｊ、、／）。
次いで各電極配線路４４．４４’、４４″ を酸化によ
る酸化シリコン膜４７ ／／／寸たけ気相成長等による
絶縁物膜で覆い、８吸な部分には窓をあけて上層の配紳
またはポンディングパッド５０を接続する（第４図Ｆ）
。かくしてＮ１ＪＮ形バイパーラ・トランジスタ５２が
形成され、このトランジスタ５２け基板４１とコレクタ
領域４３との間のＰＮ接合によって、基板４１内に設け
られた他の素子たとえば５２と同１千のトランジスタか
ら絶縁される。
る酸化シリコン膜４７ ／／／寸たけ気相成長等による
絶縁物膜で覆い、８吸な部分には窓をあけて上層の配紳
またはポンディングパッド５０を接続する（第４図Ｆ）
。かくしてＮ１ＪＮ形バイパーラ・トランジスタ５２が
形成され、このトランジスタ５２け基板４１とコレクタ
領域４３との間のＰＮ接合によって、基板４１内に設け
られた他の素子たとえば５２と同１千のトランジスタか
ら絶縁される。
以上実施例につき説明したが、本発明の主要部分は、ノ
リコン薄膜を選択的に酸化して互ｌ（分離された電極配
線路を形成し、しかるのち電極配線路を通じて、電極配
線路が接続されている半導体基板領域に不純物原子を導
入することにあり、本発明の効果は、ＰＮ接合及びＰ
Ｎ接合を境界面とする二つの半導体領域からそれぞれと
り出される電極の王者の相対位置がいわゆる「目合せ操
作」を経ることなく自動的に決まる点にある。
リコン薄膜を選択的に酸化して互ｌ（分離された電極配
線路を形成し、しかるのち電極配線路を通じて、電極配
線路が接続されている半導体基板領域に不純物原子を導
入することにあり、本発明の効果は、ＰＮ接合及びＰ
Ｎ接合を境界面とする二つの半導体領域からそれぞれと
り出される電極の王者の相対位置がいわゆる「目合せ操
作」を経ることなく自動的に決まる点にある。
従ってこの発明の技術的範囲は上記実施例に限定される
ものではなく、この発明の柳利は特許請求の範囲に示す
全ての装置と製造方法に及ぶ。
ものではなく、この発明の柳利は特許請求の範囲に示す
全ての装置と製造方法に及ぶ。
第１図Ａ、Ｂは本発明の詳細な説明するだめの、製造過
程に於ける装置、断面図。 第２図Ａ−Ｊは本発明の一実施例による製造方法の各工
程における装置断面図。 第３図Ａ−Ｈは本発明の他の実施例による製造方法の各
工程における装置断面図で第３図Ｅ′は第３図Ｅに対応
する装置平面図である。 第４図Ａ〜Ｆは本発明のさら（（他の実施例の各工程に
おける断面図である。 図中、１，１１，２１．４１・・・・・・半導体基板、
２゜１２．２２．４２・・・・・・酸化被膜、３，１４
，２４．４４・・・・・・シリコン薄膜、４．１７，２
７．４７・・・・・・酸化／ 琺 ／図 第′３図 躬４図 手続補正書（方側 ｌ、事ｆ’ｌの表示 昭第１１δ８年 特 許 願
第７１２１１号２、発明の名称 半導体装置 ３、 ｔｉｌｉｉｌｔをする者 事１′１との関係 出 １９Ｋｉ 人東
京都港区芝−ｒ；ｊ°ｒ、＋ ３３番１号（４２３）
日木電気株式会社 代表８ 関本忠弘 ４代理人 （連絡先 １１本爪気株式会ン１゛持ａ’ｒｎｌｌ）已
補正命令の日付 昭和５８年８月３０日（発送日）
已 補正の対象 明細書の発明の詳４＋１１な説
明の欄および図面の簡単な説明の欄ならびに図面 （１）明細婁１ｇ８頁、２行目の記載「（第３図Ｅ。 Ｅ′）」を１（第Ｓ図ｚ、ｒ）Ｊと訂正いたします。 （２）明細臂第１２頁、３行目の記載「（第４図Ｅ′）
」を「第４図Ｇ」と訂正いたします。 （８）明細省第１３頁、１１行目記載「Ｅ′」を「Ｘ」
と訂正いたします。 （４）明細賃）第１３頁、１３行目の記載「Ａ〜Ｆ」を
［Ａ−ＧＪとｆｆ］、ｉｌＦいたします。 （６）第３図全添伺図のとおりに訂正いたし甘す０（０
ン第４図全添付図のとおυに訂正いたします。 ｔ 添伺朋類 第３図および第４図 各１通 ＄ Ｊ目 不４ 目
程に於ける装置、断面図。 第２図Ａ−Ｊは本発明の一実施例による製造方法の各工
程における装置断面図。 第３図Ａ−Ｈは本発明の他の実施例による製造方法の各
工程における装置断面図で第３図Ｅ′は第３図Ｅに対応
する装置平面図である。 第４図Ａ〜Ｆは本発明のさら（（他の実施例の各工程に
おける断面図である。 図中、１，１１，２１．４１・・・・・・半導体基板、
２゜１２．２２．４２・・・・・・酸化被膜、３，１４
，２４．４４・・・・・・シリコン薄膜、４．１７，２
７．４７・・・・・・酸化／ 琺 ／図 第′３図 躬４図 手続補正書（方側 ｌ、事ｆ’ｌの表示 昭第１１δ８年 特 許 願
第７１２１１号２、発明の名称 半導体装置 ３、 ｔｉｌｉｉｌｔをする者 事１′１との関係 出 １９Ｋｉ 人東
京都港区芝−ｒ；ｊ°ｒ、＋ ３３番１号（４２３）
日木電気株式会社 代表８ 関本忠弘 ４代理人 （連絡先 １１本爪気株式会ン１゛持ａ’ｒｎｌｌ）已
補正命令の日付 昭和５８年８月３０日（発送日）
已 補正の対象 明細書の発明の詳４＋１１な説
明の欄および図面の簡単な説明の欄ならびに図面 （１）明細婁１ｇ８頁、２行目の記載「（第３図Ｅ。 Ｅ′）」を１（第Ｓ図ｚ、ｒ）Ｊと訂正いたします。 （２）明細臂第１２頁、３行目の記載「（第４図Ｅ′）
」を「第４図Ｇ」と訂正いたします。 （８）明細省第１３頁、１１行目記載「Ｅ′」を「Ｘ」
と訂正いたします。 （４）明細賃）第１３頁、１３行目の記載「Ａ〜Ｆ」を
［Ａ−ＧＪとｆｆ］、ｉｌＦいたします。 （６）第３図全添伺図のとおりに訂正いたし甘す０（０
ン第４図全添付図のとおυに訂正いたします。 ｔ 添伺朋類 第３図および第４図 各１通 ＄ Ｊ目 不４ 目
Claims (1)
- 半導体基板の一生表面に被着せる絶縁物被膜と、該絶縁
物被膜に設けられた開口部と、該開口部内の前記半導体
基板部分に位置する相異なる不純物を含む第１および第
２の半導体領域と、該第１および第２の半導体領域によ
って形成場れ端部が前記開口部内の半導体基板の前記主
表面に位置するＰＮ接合と、前）Ｉｅ第１および第２の
半導体領域にそれぞれ接続する相異なる不純物を含む第
１および第２の半導体層と、該半導体層のコンタクト部
を除く実質的全表面を覆う該半導体の酸化物膜とを有す
ることを％徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121783A JPS5925249A (ja) | 1983-04-22 | 1983-04-22 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7121783A JPS5925249A (ja) | 1983-04-22 | 1983-04-22 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP49114408A Division JPS5915495B2 (ja) | 1974-10-04 | 1974-10-04 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5925249A true JPS5925249A (ja) | 1984-02-09 |
| JPS6258152B2 JPS6258152B2 (ja) | 1987-12-04 |
Family
ID=13454282
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7121783A Granted JPS5925249A (ja) | 1983-04-22 | 1983-04-22 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5925249A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573729U (ja) * | 1992-02-27 | 1993-10-08 | アイワ株式会社 | 磁気ヘッド |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63185569A (ja) * | 1987-01-28 | 1988-08-01 | Toshiba Corp | 調整装置 |
| JPS63201045U (ja) * | 1987-06-11 | 1988-12-26 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119484A (en) * | 1974-08-09 | 1976-02-16 | Hitachi Ltd | Handotaisochito sonoseizohoho |
-
1983
- 1983-04-22 JP JP7121783A patent/JPS5925249A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5119484A (en) * | 1974-08-09 | 1976-02-16 | Hitachi Ltd | Handotaisochito sonoseizohoho |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0573729U (ja) * | 1992-02-27 | 1993-10-08 | アイワ株式会社 | 磁気ヘッド |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6258152B2 (ja) | 1987-12-04 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4041518A (en) | MIS semiconductor device and method of manufacturing the same | |
| US4074304A (en) | Semiconductor device having a miniature junction area and process for fabricating same | |
| US4127931A (en) | Semiconductor device | |
| JPS5915495B2 (ja) | 半導体装置 | |
| US5913114A (en) | Method of manufacturing a semiconductor device | |
| JPS59119762A (ja) | 埋込シヨツトキ−クランプ型トランジスタ | |
| JPS62290173A (ja) | 半導体集積回路装置の製造方法 | |
| JPH056963A (ja) | 半導体集積回路装置およびその製造方法 | |
| JPS5947471B2 (ja) | 絶縁ゲ−ト型電界効果半導体装置の製造方法 | |
| JPS5925249A (ja) | 半導体装置 | |
| JPH01164061A (ja) | ｂｉ−ＣＭＯＳ半導体装置の製造方法 | |
| JPH0363219B2 (ja) | ||
| JPS6120141B2 (ja) | ||
| JPS6123665B2 (ja) | ||
| JPH0366815B2 (ja) | ||
| JPS6151871A (ja) | 半導体装置 | |
| JPS58169971A (ja) | 半導体装置およびその製造方法 | |
| JPS62188359A (ja) | 相補型ｍｏｓ半導体装置の製造方法 | |
| JPS5925248A (ja) | 半導体装置 | |
| JP2993041B2 (ja) | 相補型ｍｏｓ半導体装置 | |
| JPS5877240A (ja) | 半導体装置とその製造方法 | |
| JPS6258151B2 (ja) | ||
| JPS647501B2 (ja) | ||
| JPS6022828B2 (ja) | 半導体装置の製造方法 | |
| JPS61164260A (ja) | バイポ―ラトランジスタ |